- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370260 > FW322 1394A PCI PHY/Link Open Host Controller Interface PDF資料下載
參數(shù)資料
| 型號： | FW322 |
| 英文描述： | 1394A PCI PHY/Link Open Host Controller Interface |
| 中文描述： | 1394A端口物理層的PCI /鏈接開放主機控制器接口 |
| 文件頁數(shù)： | 62/148頁 |
| 文件大?。?/td> | 1723K |
| 代理商： | FW322 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁當(dāng)前第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁
62
Lucent Technologies Inc.
FW322
1394A PCI PHY/Link Open Host Controller Interface
Data Sheet, Rev. 1
February 2001
Internal Registers
(continued)
Table 51. Bus Options Register Description
Bit
31
Field Name
irmc
Type
RW
Description
Isochronous Resource Manager Capable.
IEEE
1394 bus
management field. Must be valid when bit 17 (linkEnable) of the
host controller control register is set.
Cycle Master Capable.
IEEE
1394 bus management field. Must
be valid when bit 17 (linkEnable) of the host controller control
register is set.
Isochronous Support Capable
.
IEEE
1394 bus management
field. Must be valid when bit 17 (linkEnable) of the host controller
control register is set.
Bus Manager Capable.
IEEE
1394 bus management field. Must
be valid when bit 17 (linkEnable) of the host controller control
register is set.
1394 Bus Management Field.
Must be valid when bit 17
(linkEnable) of the host controller control register is set.
Reserved
. Bits 26:24 return 0s when read.
Cycle Master Clock Accuracy.
(Accuracy in parts per million.)
IEEE
1394 bus management field. Must be valid when bit 17
(linkEnable) of the host controller control register is set.
IEEE
1394 Bus Management Field.
Hardware initializes this field
to indicate the maximum number of bytes in a block request packet
that is supported by the implementation. This value,
max_rec_bytes, must be 512 greater and is calculated by
2
(max_rec + 1)
. Software may change this field; however, this field
must be valid at any time bit 17 (linkEnable) of the host controller
control register is set. A received block write request packet with a
length greater than max_rec_bytes may generate an
ack_type_error. This field is not affected by a soft reset, and
defaults to value indicating 2048 bytes on a hard reset.
Reserved
. Bits 11:8 return 0s when read.
Generation Counter.
This field is incremented if any portion of the
configuration ROM has been incremented since the prior bus
reset.
Reserved
. Bits 5:3 return 0s when read.
Link Speed.
This field returns 010, indicating that the link speeds
of 100 Mbits/s, 200 Mbits/s, and 400 Mbits/s are supported.
30
cmc
RW
29
isc
RW
28
bmc
RW
27
pmc
RW
26:24
23:16
Reserved
cyc_clk_acc
R
RW
15:12
max_rec
RW
11:8
7:6
Reserved
g
R
RW
5:3
2:0
Reserved
Lnk_spd
R
R
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FW323 | 1394A PCI PHY/Link Open Host Controller Interface |
| FW32305 | 1394A PCI PHY/Link Open Host Controller Interface |
| FW352 | |
| FW501 | TRANSISTOR | MOSFET | N-CHANNEL | 30V V(BR)DSS | 7A I(D) | SO |
| FW801A | Low-Power PHY IEEE 1394A-2000 One-Cable Transceiver/Arbiter Device |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW32206 | 制造商:AGERE 制造商全稱:AGERE 功能描述:PCI PHY/Link Open Host Controller Interface |
| FW322061394 | 制造商:AGERE 制造商全稱:AGERE 功能描述:PCI PHY/Link Open Host Controller Interface |
| FW32206T100 | 制造商:AGERE 制造商全稱:AGERE 功能描述:1394a PCI PHY/Link Open Host Controller |
| FW323 | 制造商:AGERE 制造商全稱:AGERE 功能描述:1394A PCI PHY/Link Open Host Controller Interface |
| FW32305 | 制造商:AGERE 制造商全稱:AGERE 功能描述:1394A PCI PHY/Link Open Host Controller Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。