
PEB 20321
PEF 20321
Data Sheet
9
2001-02-14
11.2
11.2.1
11.2.2
11.2.3
11.2.4
11.2.5
11.2.6
11.2.7
Register Bit Field Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
MUNICH32X Global Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Serial PCM Core Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
LBI Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
GPP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
SSC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
IOM
-2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
Mailbox Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
12
12.1
12.1.1
12.1.2
12.2
12.2.1
12.2.2
12.3
12.4
12.5
12.6
12.7
12.8
12.9
12.10
12.11
12.11.1
12.11.2
12.11.3
Host Memory Organization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
Control and Configuration Block (CCB) in Host Memory . . . . . . . . . . . . . 273
Serial PCM Core CCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
LBI CCB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Action Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
Serial PCM Core Action Specification . . . . . . . . . . . . . . . . . . . . . . . . . 276
LBI Action Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279
Serial PCM Core Interrupt Vector Structure . . . . . . . . . . . . . . . . . . . . . . 280
Interrupt Bit Field Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
Time Slot Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
Channel Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
Current Receive and Transmit Descriptor Addresses . . . . . . . . . . . . . 303
Receive Descriptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
Transmit Descriptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311
Serial PCM Core DMA Priorities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316
Interrupt Queues Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
Serial PCM Core Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
LBI DMA Controller Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
Peripheral Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
13
Boundary Scan Unit
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 322
14
14.1
14.2
14.3
14.4
14.5
14.6
14.6.1
14.6.1.1
14.6.1.2
14.6.1.3
14.6.2
14.6.3
Electrical Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
Important Electrical Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332
Thermal Package Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
PCI Bus Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
PCI Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336
PCI Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337
PCI Timing Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
De-multiplexed Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342
Local Bus Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344