參數(shù)資料
型號(hào)： TMS320DM365ZCED30
廠商： Texas Instruments
文件頁數(shù)： 127/210頁
文件大?。?/td> 0K
描述： IC DGTL MEDIA SOC 338NFBGA
標(biāo)準(zhǔn)包裝： 160
系列： TMS320DM3x, DaVinci™
類型： 數(shù)字媒體片內(nèi)系統(tǒng)（DMSoC）
接口： EBI/EMI，以太網(wǎng)，I²C，McBSP，SPI，UART，USB
時(shí)鐘速率： 300MHz
非易失內(nèi)存： ROM（16 kB）
芯片上RAM： 56kB
電壓 - 輸入/輸出： 1.8V，3.3V
電壓 - 核心： 1.35V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 338-LFBGA
供應(yīng)商設(shè)備封裝： 338-NFBGA（13x13）
包裝： 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁當(dāng)前第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
SPRS457E
– MARCH 2009 – REVISED JUNE 2011
Table 2-5. Pin Descriptions (continued)
Name
BGA
Type
Group
Power
IPU
Reset
Description(4)
ID
(1)
Supply(2)
IPD(3)
State
YIN3(6) / GIO99
A14
I/O
ISIF /
VDD_ISIF18_33
IPD
Input
Standard ISIF Analog Front End (AFE): raw[11]
GIO
YCC 16-bit: time multiplexed between luma: Y[03]
YCC 08-bit (which allows for 2 simultaneous decoder
inputs), it is time multiplexed between luma and
chroma of the lower channel. Y/CB/CR[03]
GIO: GIO[99]
YIN2(6) / GIO98
B15
I/O
ISIF /
VDD_ISIF18_33
IPD
Input
Standard ISIF Analog Front End (AFE): raw[10]
GIO
YCC 16-bit: time multiplexed between luma: Y[02]
YCC 08-bit (which allows for 2 simultaneous decoder
inputs), it is time multiplexed between luma and
chroma of the lower channel. Y/CB/CR[02]
GIO: GIO[98]
YIN1(6) / GIO97
D14
I/O
ISIF /
VDD_ISIF18_33
IPD
Input
Standard ISIF Analog Front End (AFE): raw[09]
GIO
YCC 16-bit: time multiplexed between luma: Y[01]
YCC 08-bit (which allows for 2 simultaneous decoder
inputs), it is time multiplexed between luma and
chroma of the lower channel. Y/CB/CR[01]
GIO: GIO[97]
YIN0(7) / GIO96
D15
I/O
ISIF /
VDD_ISIF18_33
IPD
Input
Standard ISIF Analog Front End (AFE): raw[08]
GIO
YCC 16-bit: time multiplexed between luma: Y[00]
YCC 08-bit (which allows for 2 simultaneous decoder
inputs), it is time multiplexed between luma and
chroma of the lower channel. Y/CB/CR[00]
GIO: GIO[96]
HD / GIO95
C14
I/O
ISIF /
VDD_ISIF18_33
IPD
Input
Horizontal synchronization signal that can be either
GIO
an input (slave mode) or an output (master mode).
Tells the ISIF when a new line starts.
GIO: GIO[95]
VD / GIO94
B14
I/O
ISIF /
VDD_ISIF18_33
IPD
Input
Vertical synchronization signal that can be either an
GIO
input (slave mode) or an output (master mode). Tells
the ISIF when a new frame starts.
GIO: GIO[94]
C_WE_FIELD /
E13
I/O
ISIF /
VDD_ISIF18_33
IPD
Input
Write enable input signal is used by external device
GIO93 / CLKOUT0
GIO /
(AFE/TG) to gate the DDR output of the ISIF module.
/ USBDRVVBUS
CLKOU
T / USB
Alternately, the field identification input signal is used
by external device (AFE/TG) to indicate the which of
two frames is input to the ISIF module for sensors
with interlaced output. ISIF handles 1- or 2-field
sensors in hardware.
GIO: GIO[93]
CLKOUT0: Clock Output
USB: Digital output to control external 5 V supply
PCLK
D13
I/O/Z
ISIF
VDD_ISIF18_33
IPD
Input
Pixel clock input (strobe for lines CI7 through YI0)
(7)
The Y input (YIN[7:0]) and C input (CIN[7:0]) buses can be swapped by programming the field bit YCINSWP in the VPFE CCD
Configuration (CCDCFG) register (0x01C7 0136h).
IF YCINSWP bit is 0 (default) YIN[7:0] = Y signal / CIN[7:0] = C signal .
IF YCINSWP bit is 1 YIN[7:0] = C signal / CIN[7:0] = Y signal
For more information, see the TMS320DM36x Video Processing Front End (VPFE) Reference Guide (literature number SPRUFG8).
Copyright
2009–2011, Texas Instruments Incorporated
Device Overview
23
Product Folder Link(s): TMS320DM365
相關(guān)PDF資料
PDF描述
TAJC106M016H CAP TANT 10UF 16V 20% 2312
2205-H-RC INDUCTOR TORD HI AMP 22UH HORZ
RCM15DRPS CONN EDGECARD 30POS DIP .156 SLD
TPSC107M010S0100 CAP TANT 100UF 10V 20% 2312
173-E37-213R141 CONN DB37 FMALE .283" R/A NKL
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMS320DM365ZCEF 功能描述:處理器 - 專門應(yīng)用 Dig Media System- on-Chip RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
TMS320DM367ZCED 制造商:Texas Instruments 功能描述:TMS320DM367ZCEF
TMS320DM367ZCED30 制造商:Texas Instruments 功能描述:TMS320DM367ZCEF
TMS320DM368ZCE 功能描述:處理器 - 專門應(yīng)用 Digital Media SOC RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
TMS320DM368ZCE48 功能描述:處理器 - 專門應(yīng)用 Dig Media System-on- Chip RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*