參數(shù)資料
型號： TMS320DM365ZCED30
廠商： Texas Instruments
文件頁數(shù)： 132/210頁
文件大?。?/td> 0K
描述： IC DGTL MEDIA SOC 338NFBGA
標準包裝： 160
系列： TMS320DM3x, DaVinci™
類型： 數(shù)字媒體片內系統(tǒng)（DMSoC）
接口： EBI/EMI，以太網(wǎng)，I²C，McBSP，SPI，UART，USB
時鐘速率： 300MHz
非易失內存： ROM（16 kB）
芯片上RAM： 56kB
電壓 - 輸入/輸出： 1.8V，3.3V
電壓 - 核心： 1.35V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 338-LFBGA
供應商設備封裝： 338-NFBGA（13x13）
包裝： 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁當前第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
SPRS457E
– MARCH 2009 – REVISED JUNE 2011
Table 2-5. Pin Descriptions (continued)
Name
BGA
Type
Group
Power
IPU
Reset
Description(4)
ID
(1)
Supply(2)
IPD(3)
State
VSSA18_DAC
E11
GND
Video
Video DAC: Analog 1.8-V ground
DAC
Note: If the DAC peripheral is not used, this pin must
be tied directly to VSS for proper device operation.
VSSA12_DAC
F11
GND
Video
Video DAC: Analog 1.2-V ground
DAC
Note: If the DAC peripheral is not used, this pin must
be tied directly to VSS for proper device operation.
DDR_CLK
W11
O
DDR
VDD18_DDR
DDR Data Clock
DDR_CLK
W12
O
DDR
VDD18_DDR
DDR Complementary Data Clock
DDR_RAS
U12
O
DDR
VDD18_DDR
DDR Row Address Strobe
DDR_CAS
V12
O
DDR
VDD18_DDR
DDR Column Address Strobe
DDR_WE
W13
O
DDR
VDD18_DDR
DDR Write Enable
DDR_CS
T12
O
DDR
VDD18_DDR
DDR Chip Select
DDR_CKE
R13
O
DDR
VDD18_DDR
DDR Clock Enable
DDR_DQM[1]
W6
O
DDR
VDD18_DDR
Data mask input for DDR_DQ[15:8]
DDR_DQM[0]
T11
O
DDR
VDD18_DDR
Data mask input for DDR_DQ[7:0]
DDR_DQS[1]
T7
I/O
DDR
VDD18_DDR
Data strobe input/outputs for each byte of the 16-bit
data bus used to synchronize the data transfers.
Output to DDR2 when writing and inputs when
reading. They are used to synchronize the data
transfers.
DDR_DQS1: For DDR_DQ[15:8]
DDR_DQS[0]
T10
I/O
DDR
VDD18_DDR
Data strobe input/outputs for each byte of the 16-bit
data bus used to synchronize the data transfers.
Output to DDR2 when writing and inputs when
reading. They are used to synchronize the data
transfers.
DDR_DQS0: For DDR_DQ[7:0]
DDR_DQSN[1]
U6
I/O
DDR
VDD18_DDR
DDR: Complimentary data strobe input/outputs for
each byte of the 16-bit data bus. They are outputs to
the DDR2 when writing and inputs when reading.
They are used to synchronize the data transfers.
Note: This signal is used in double ended differential
memory interfaces supported by the device.
DDR_DQSN[0]
U9
I/O
DDR
VDD18_DDR
DDR: Complimentary data strobe input/outputs for
each byte of the 16-bit data bus. They are outputs to
the DDR2 when writing and inputs when reading.
They are used to synchronize the data transfers.
Note: This signal is used in double ended differential
memory interfaces supported by the device.
DDR_BA[2]
V13
O
DDR
VDD18_DDR
Bank select outputs. Two are required for 1Gb DDR2
memories.
DDR_BA[1]
T13
O
DDR
VDD18_DDR
Bank select outputs. Two are required for 1Gb DDR2
memories.
DDR_BA[0]
W14
O
DDR
VDD18_DDR
Bank select outputs. Two are required for 1Gb DDR2
memories.
DDR_A13
T16
O
DDR
VDD18_DDR
DDR Address Bus bit 13
DDR_A12
V17
O
DDR
VDD18_DDR
DDR Address Bus bit 12
DDR_A11
W18
O
DDR
VDD18_DDR
DDR Address Bus bit 11
DDR_A10
V16
O
DDR
VDD18_DDR
DDR Address Bus bit 10
DDR_A9
U16
O
DDR
VDD18_DDR
DDR Address Bus bit 09
DDR_A8
W17
O
DDR
VDD18_DDR
DDR Address Bus bit 08
DDR_A7
T15
O
DDR
VDD18_DDR
DDR Address Bus bit 07
DDR_A6
W16
O
DDR
VDD18_DDR
DDR Address Bus bit 06
28
Device Overview
Copyright
2009–2011, Texas Instruments Incorporated
Product Folder Link(s): TMS320DM365
相關PDF資料
PDF描述
TAJC106M016H CAP TANT 10UF 16V 20% 2312
2205-H-RC INDUCTOR TORD HI AMP 22UH HORZ
RCM15DRPS CONN EDGECARD 30POS DIP .156 SLD
TPSC107M010S0100 CAP TANT 100UF 10V 20% 2312
173-E37-213R141 CONN DB37 FMALE .283" R/A NKL
相關代理商/技術參數(shù)
參數(shù)描述
TMS320DM365ZCEF 功能描述:處理器 - 專門應用 Dig Media System- on-Chip RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風格:SMD/SMT 封裝 / 箱體:MAPBGA-432
TMS320DM367ZCED 制造商:Texas Instruments 功能描述:TMS320DM367ZCEF
TMS320DM367ZCED30 制造商:Texas Instruments 功能描述:TMS320DM367ZCEF
TMS320DM368ZCE 功能描述:處理器 - 專門應用 Digital Media SOC RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風格:SMD/SMT 封裝 / 箱體:MAPBGA-432
TMS320DM368ZCE48 功能描述:處理器 - 專門應用 Dig Media System-on- Chip RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風格:SMD/SMT 封裝 / 箱體:MAPBGA-432
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*