參數(shù)資料
型號(hào)： TMS320DM365ZCED30
廠商： Texas Instruments
文件頁(yè)數(shù)： 198/210頁(yè)
文件大?。?/td> 0K
描述： IC DGTL MEDIA SOC 338NFBGA
標(biāo)準(zhǔn)包裝： 160
系列： TMS320DM3x, DaVinci™
類(lèi)型： 數(shù)字媒體片內(nèi)系統(tǒng)（DMSoC）
接口： EBI/EMI，以太網(wǎng)，I²C，McBSP，SPI，UART，USB
時(shí)鐘速率： 300MHz
非易失內(nèi)存： ROM（16 kB）
芯片上RAM： 56kB
電壓 - 輸入/輸出： 1.8V，3.3V
電壓 - 核心： 1.35V
工作溫度： -40°C ~ 85°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 338-LFBGA
供應(yīng)商設(shè)備封裝： 338-NFBGA（13x13）
包裝： 托盤(pán)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)當(dāng)前第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)
SPRS457E
– MARCH 2009 – REVISED JUNE 2011
6.8.1
GPIO Peripheral Register Description(s)
Table 6-12 lists the GPIO registers, their corresponding acronyms, and device memory locations (offsets).
Table 6-12. General-Purpose Input/Output (GPIO) Registers
OFFSET
ACRONYM
REGISTER DESCRIPTION
0h
PID
Peripheral Identification Register
8h
BINTEN
GPIO Interrupt Per-Bank Enable Register
GPIO Banks 0 and 1
10h
DIR01
GPIO Banks 0 and 1 Direction Register
14h
OUT_DATA01
GPIO Banks 0 and 1 Output Data Register
18h
SET_DATA01
GPIO Banks 0 and 1 Set Data Register
1Ch
CLR_DATA01
GPIO Banks 0 and 1 Clear Data Register
20h
IN_DATA01
GPIO Banks 0 and 1 Input Data Register
24h
SET_RIS_TRIG
GPIO Set Rising Edge Interrupt Register
28h
CLR_RIS_TRIG
GPIO Clear Rising Edge Interrupt Register
2Ch
SET_FAL_TRIG
GPIO Set Falling Edge Interrupt Register
30h
CLR_FAL_TRIG
GPIO Clear Falling Edge Interrupt Register
34h
INTSTAT
GPIO Interrupt Status Register
GPIO Banks 2 and 3
38h
DIR23
GPIO Banks 2 and 3 Direction Register
3Ch
OUT_DATA23
GPIO Banks 2 and 3 Output Data Register
40h
SET_DATA23
GPIO Banks 2 and 3 Set Data Register
44h
CLR_DATA23
GPIO Banks 2 and 3 Clear Data Register
48h
IN_DATA23
GPIO Banks 2 and 3 Input Data Register
GPIO Bank 4 and 5
60h
DIR45
GPIO Bank 4 and 5 Direction Register
64h
OUT_DATA45
GPIO Bank 4 and 5 Output Data Register
68h
SET_DATA45
GPIO Bank 4 and 5 Set Data Register
6Ch
CLR_DATA45
GPIO Bank 4 and 5 Clear Data Register
70h
IN_DATA45
GPIO Bank 4 and 5 Input Data Register
GPIO Bank 6
88h
DIR6
GPIO Bank 6 Direction Register
8Ch
OUT_DATA6
GPIO Bank 6 Output Data Register
90h
SET_DATA6
GPIO Bank 6 Set Data Register
94h
CLR_DATA6
GPIO Bank 6 Clear Data Register
98h
IN_DATA6
GPIO Bank 6 Input Data Register
6.8.2
GPIO Peripheral Input/Output Electrical Data/Timing
Table 6-13. Timing Requirements for GPIO Inputs (see Figure 6-11)
DEVICE
NO.
UNIT
MIN
MAX
1
tw(GPIH)
Pulse duration, GPIx high
12P(1)
ns
2
tw(GPIL)
Pulse duration, GPIx low
12P(1)
ns
(1)
P = PLLC1.SYSCLK4 period, where SYSCLK4 is an output clock of PLLC1. For more details, see Section 3.3, Device Clocking.
88
Peripheral Information and Electrical Specifications
Copyright
2009–2011, Texas Instruments Incorporated
Product Folder Link(s): TMS320DM365
相關(guān)PDF資料
PDF描述
TAJC106M016H CAP TANT 10UF 16V 20% 2312
2205-H-RC INDUCTOR TORD HI AMP 22UH HORZ
RCM15DRPS CONN EDGECARD 30POS DIP .156 SLD
TPSC107M010S0100 CAP TANT 100UF 10V 20% 2312
173-E37-213R141 CONN DB37 FMALE .283" R/A NKL
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMS320DM365ZCEF 功能描述:處理器 - 專(zhuān)門(mén)應(yīng)用 Dig Media System- on-Chip RoHS:否 制造商:Freescale Semiconductor 類(lèi)型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
TMS320DM367ZCED 制造商:Texas Instruments 功能描述:TMS320DM367ZCEF
TMS320DM367ZCED30 制造商:Texas Instruments 功能描述:TMS320DM367ZCEF
TMS320DM368ZCE 功能描述:處理器 - 專(zhuān)門(mén)應(yīng)用 Digital Media SOC RoHS:否 制造商:Freescale Semiconductor 類(lèi)型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
TMS320DM368ZCE48 功能描述:處理器 - 專(zhuān)門(mén)應(yīng)用 Dig Media System-on- Chip RoHS:否 制造商:Freescale Semiconductor 類(lèi)型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*