參數(shù)資料
型號(hào): TMX320DM365AZCE
廠商: Texas Instruments
文件頁數(shù): 13/210頁
文件大小: 0K
描述: IC DIGITAL MEDIA SOC 338-NFBGA
標(biāo)準(zhǔn)包裝: 160
系列: TMS320DM3x, DaVinci™
類型: 數(shù)字媒體片內(nèi)系統(tǒng)(DMSoC)
接口: HPI,I²C,McBSP,MMC,SD,SPI,UART,USB
時(shí)鐘速率: 300MHz
非易失內(nèi)存: ROM(16 kB)
芯片上RAM: 32kB
電壓 - 輸入/輸出: 1.8V,3.3V
電壓 - 核心: 1.35V
工作溫度: 0°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 338-LFBGA
供應(yīng)商設(shè)備封裝: 338-NFBGA(13x13)
包裝: 托盤
其它名稱: 296-24397
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當(dāng)前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
SPRS457E
– MARCH 2009 – REVISED JUNE 2011
Vector table. ARM internal ROM boot modes include NAND, MMC/SD, UART, USB, SPI, EMAC, and HPI.
The RAM and ROM memories interfaced to the ARM926EJ-S via the tightly coupled memory interface
that provides for separate instruction and data bus connections. Since the ARM TCM does not allow
instructions on the D-TCM bus or data on the I-TCM bus, an arbiter is included so that both data and
instructions can be stored in the internal RAM/ROM. The arbiter also allows accesses to the RAM/ROM
from extra-ARM sources (e.g., EDMA or other masters). The ARM926EJ-S has built-in DMA support for
direct accesses to the ARM internal memory from a non-ARM master. Because of the time-critical nature
of the TCM link to the ARM internal memory, all accesses from non-ARM devices are treated as DMA
transfers.
Instruction and Data accesses are differentiated via accessing different memory map regions, with the
instruction region from 0x0000 through 0x7FFF and data from 0x10000 through 0x17FFF. Placing the
instruction region at 0x0000 is necessary to allow the ARM Interrupt Vector table to be placed at 0x0000,
as required by the ARM architecture. The internal 32-KB RAM is split into two physical banks of 16KB
each, which allows simultaneous instruction and data accesses to be accomplished if the code and data
are in separate banks.
2.3.7
Advanced High-performance Bus (AHB)
The ARM Subsystem uses the AHB port of the ARM926EJ-S to connect the ARM to the configuration bus
and the external memories. Arbiters are employed to arbitrate access to the separate D-AHB and I-AHB
by the configuration bus and the external memories bus.
2.3.8
Embedded Trace Macrocell (ETM) and Embedded Trace Buffer (ETB)
To support real-time trace, the ARM926EJ-S processor provides an interface to enable connection of an
Embedded Trace Macrocell (ETM). The ARM926ES-J Subsystem also includes the Embedded Trace
Buffer (ETB). The ETM consists of two parts:
Trace Port provides real-time trace capability for the ARM9.
Triggering facilities provide trigger resources, which include address and data comparators, counter,
and sequencers.
The device trace port is not pinned out and is instead only connected to the Embedded Trace Buffer. The
ETB has a 4KB buffer memory. ETB enabled debug tools are required to read/interpret the captured trace
data.
2.3.9
ARM Memory Mapping
The ARM memory map is shown in Table 2-3 and Table 2-4. This section describes the memories and
interfaces within the ARM's memory map.
2.3.9.1
ARM Internal Memories
The ARM has access to the following ARM internal memories:
32KB ARM Internal RAM on TCM interface, logically separated into two 16KB pages to allow
simultaneous access on any given cycle if there are separate accesses for code (I-TCM bus) and data
(D-TCM) to the different memory regions.
16KB ARM Internal ROM
2.3.9.2
External Memories
The ARM has access to the following External memories:
DDR2 / mDDR Synchronous DRAM
Asynchronous EMIF / OneNAND / NOR
NAND Flash
Copyright
2009–2011, Texas Instruments Incorporated
Device Overview
11
Product Folder Link(s): TMS320DM365
相關(guān)PDF資料
PDF描述
RAC10-05SB-ST CONV AC/DC 90-264VAC 5V 2A
RMM36DRYH-S13 CONN EDGECARD 72POS .156 EXTEND
VE-242-CW-F3 CONVERTER MOD DC/DC 15V 100W
EMM44DREI CONN EDGECARD 88POS .156 EYELET
ABM30DTBT-S189 CONN EDGECARD 60POS R/A .156 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320DM365BZCE 功能描述:IC DIGITAL MEDIA SOC 338NFBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號(hào)處理器) 系列:TMS320DM3x, DaVinci™ 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI,以太網(wǎng),RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA(20x20) 包裝:托盤
TMX320DM365BZCE40 制造商:Texas Instruments 功能描述:SOC MICROPROCESSOR 1.42V 338-PIN NFBGA - Trays
TMX320DM365ZCE21F 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC)
TMX320DM365ZCE27F 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC)
TMX320DM365ZCE30F 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC)