Table 6-21. Timing Requirement" />
參數(shù)資料
型號： TMX320DM365AZCE
廠商： Texas Instruments
文件頁數(shù)： 4/210頁
文件大?。?/td> 0K
描述： IC DIGITAL MEDIA SOC 338-NFBGA
標(biāo)準(zhǔn)包裝： 160
系列： TMS320DM3x, DaVinci™
類型： 數(shù)字媒體片內(nèi)系統(tǒng)（DMSoC）
接口： HPI，I²C，McBSP，MMC，SD，SPI，UART，USB
時(shí)鐘速率： 300MHz
非易失內(nèi)存： ROM（16 kB）
芯片上RAM： 32kB
電壓 - 輸入/輸出： 1.8V，3.3V
電壓 - 核心： 1.35V
工作溫度： 0°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 338-LFBGA
供應(yīng)商設(shè)備封裝： 338-NFBGA（13x13）
包裝： 托盤
其它名稱： 296-24397
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
SPRS457E
– MARCH 2009 – REVISED JUNE 2011
6.10.1.4
AEMIF Electrical Data/Timing
Table 6-21. Timing Requirements for Asynchronous Memory Cycles for AEMIF Module(1) (see Figure 6-13
DEVICE
NO
UNIT
.
MIN
NOM
MAX
READS and WRITES
Pulse duration, EM_WAIT assertion and
2
tw(EM_WAIT)
2E
ns
deassertion
READS
12
tsu(EMDV-EMOEH)
Setup time, EM_D[15:0] valid before EM_OE high
4
ns
13
th(EMOEH-EMDIV)
Hold time, EM_D[15:0] valid after EM_OE high
3
ns
tsu
Setup time EM_WAIT asserted before EM_OE
14
4E + 3
ns
(EMOEL-EMWAIT)
high(2)
READS (OneNAND Synchronous Burst Read)
Setup time, EM_D[15:0] valid before EM_CLK
30
tsu(EMDV-EMCLKH)
4
ns
high
31
th(EMCLKH-EMDIV)
Hold time, EM_D[15:0] valid after EM_CLK high
3
ns
WRITES
tsu
Setup time EM_WAIT asserted before EM_WE
28
4E + 3
ns
(EMWEL-EMWAIT)
high(2)
(1)
E=2*PLL1C SYSCLK4 period in ns. See Section 3.3 for more information.
(2)
Setup before end of STROBE phase (if no extended wait states are inserted) by which EM_WAIT must be asserted to add extended
wait states. Figure 6-15 and Figure 6-16 describe EMIF transactions that include extended wait states inserted during the STROBE
phase. However, cycles inserted as part of this extended wait period should not be counted; the 4E requirement is to the start of where
the HOLD phase would begin if there were no extended wait cycles.
Table 6-22. Switching Characteristics Over Recommended Operating Conditions for Asynchronous
Memory Cycles for AEMIF Module(1) (2) (3) (see Figure 6-13 and Figure 6-14)
DEVICE
UNI
NO.
PARAMETER
T
MIN
TYP
MAX
READS and WRITES
1
td(TURNAROUND)
Turn around time
(TA)*E
ns
READS
EMIF read cycle time (EW = 0)
(RS+RST+RH + 3)*E
ns
3
tc(EMRCYCLE)
EMIF read cycle time (EW = 1)
(RS+RST+RH+3)*E
ns
Output setup time, EM_CE[1:0] low to
(RS + 1)*E + 3
ns
EM_OE low (SS = 0)
4
tsu(EMCEL-EMOEL)
Output setup time, EM_CE[1:0] low to
(RS + 1)*E
ns
EM_OE low (SS = 1)
Output hold time, EM_OE high to
(RH + 1)*E
ns
EM_CE[1:0] high (SS = 0)
5
th(EMOEH-EMCEH)
Output hold time, EM_OE high to
(RH + 1)*E
ns
EM_CE[1:0] high (SS = 1)
Output setup time, EM_BA[1:0] valid to
6
tsu(EMBAV-EMOEL)
(RS + 1)*E
ns
EM_OE low
Output hold time, EM_OE high to
7
th(EMOEH-EMBAIV)
(RH + 1)*E
ns
EM_BA[1:0] invalid
(1)
TA = Turn around, RS = Read setup, RST = Read strobe, RH = Read hold, WS = Write setup, WST = Write strobe, WH = Write hold,
MEWC = Maximum external wait cycles. These parameters are programmed via the Asynchronous Bank and Asynchronous Wait Cycle
Configuration Registers. These support the following range of values: TA[4-1], RS[16-1], RST[64-1], RH[8-1], WS[16-1], WST[64-1],
WH[8-1], and MEW[1-256]. See the TMS320DM36x DMSoC Asynchronous External Memory Interface User
's Guide (SPRUFI1) for
more information.
(2)
E=2*PLL1C SYSCLK4 period in ns. See Section 3.3 for more information.
(3)
EWC = external wait cycles determined by EM_WAIT input signal. EWC supports the following range of values EWC[256-1]. Note that
the maximum wait time before timeout is specified by bit field MEWC in the Asynchronous Wait Cycle Configuration Register. See the
TMS320DM36x DMSoC Asynchronous External Memory Interface User
's Guide (SPRUFI1) for more information.
Copyright
2009–2011, Texas Instruments Incorporated
Peripheral Information and Electrical Specifications
101
Product Folder Link(s): TMS320DM365
相關(guān)PDF資料
PDF描述
RAC10-05SB-ST CONV AC/DC 90-264VAC 5V 2A
RMM36DRYH-S13 CONN EDGECARD 72POS .156 EXTEND
VE-242-CW-F3 CONVERTER MOD DC/DC 15V 100W
EMM44DREI CONN EDGECARD 88POS .156 EYELET
ABM30DTBT-S189 CONN EDGECARD 60POS R/A .156 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320DM365BZCE 功能描述:IC DIGITAL MEDIA SOC 338NFBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:TMS320DM3x, DaVinci™ 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
TMX320DM365BZCE40 制造商:Texas Instruments 功能描述:SOC MICROPROCESSOR 1.42V 338-PIN NFBGA - Trays
TMX320DM365ZCE21F 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC)
TMX320DM365ZCE27F 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC)
TMX320DM365ZCE30F 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*