- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366260 > 82801DB (Intel Corp.) Intel 82801DB I/O Controller Hub 4 (ICH4) PDF資料下載
參數(shù)資料
| 型號： | 82801DB |
| 廠商： | Intel Corp. |
| 英文描述： | Intel 82801DB I/O Controller Hub 4 (ICH4) |
| 中文描述： | 英特爾82801DB I / O控制器集線器4（ICH4） |
| 文件頁數(shù)： | 327/462頁 |
| 文件大?。?/td> | 3450K |
| 代理商： | 82801DB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁當前第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁
Intel
82801BA ICH2 Datasheet
9-81
LPC Interface Bridge Registers (D31:F0)
9.9.12
SW_IRQ_GEN—Software IRQ Generation Register
Offset Address:
Default Value:
Power Well:
TCOBASE + 10h
03h
Resume
Attribute:
Size:
R/W
8 bits
9.10
General Purpose I/O Registers (D31:F0)
The control for the general purpose I/O signals is handled through a separate 64-byte I/O space.
The base offset for this space is selected by the GPIO_BAR register.
Table 9-12
summarizes the
ICH2 GPIO implementation.
Bit
Description
7:2
Reserved.
1
IRQ12 Cause (IRQ12_CAUSE)
—R/W. The state of this bit is logically ANDed with the IRQ12 signal
as received by the ICH2’s SERIRQ logic. This bit must be a “1” (default) if the ICH2 is expected to
receive IRQ12 assertions from a SERIRQ device.
0
IRQ1 Cause (IRQ1_CAUSE)
—R/W. The state of this bit is logically ANDed with the IRQ1 signal as
received by the ICH2’s SERIRQ logic. This bit must be a “1” (default) if the ICH2 is expected to
receive IRQ1 assertions from a SERIRQ device.
Table 9-12. Summary of GPIO Implementation
GPIO
Type
Alternate
Function
(Note 1)
Power
Well
Notes
GPIO[0]
Input
Only
REQ[A]#
Core
GPIO_USE_SEL bit 0 enables REQ/GNT[A]# pair.
Input active status read from GPE1_STS register bit 0.
Input active high/low set through GPI_INV register bit 0.
GPIO[1]
Input
Only
REQ[B]# or
REQ[5]#
Core
GPIO_USE_SEL bit 1 enables REQ/GNT[B]# pair (See
note 4).
Input active status read from GPE1_STS register bit 1.
Input active high/low set through GPI_INV register bit 1.
GPIO[2]
N/A
N/A
N/A
Not implemented
GPIO[3:4]
Input
Only
PIRQ[E:H]#
Core
GPIO_USE_SEL bits [3:4] enable PIRQ[F:G]#.
Input active status read from GPE1_STS reg. bits [3:4].
Input active high/low set through GPI_INV reg. bit [3:4].
GPIO[5]
N/A
N/A
N/A
Not implemented
GPIO[6]
Input
Only
Unmuxed
Core
Input active status read from GPE1_STS register bit 6.
Input active high/low set through GPI_INV register bit 6.
GPIO[7]
Input
Only
Unmuxed
Core
Input active status read from GPE1_STS register bit 7.
Input active high/low set through GPI_INV register bit 7
GPIO[8]
Input
Only
Unmuxed
Resume
Input active status read from GPE1_STS register bit 8.
Input active high/low set through GPI_INV register bit 8.
GPIO[9:10]
N/A
N/A
N/A
Not implemented
GPIO[11]
Input
Only
SMBALERT#
Resume
GPIO_USE_SEL bit 11 enables SMBALERT#
Input active status read from GPE1_STS register bit 11.
Input active high/low set through GPI_INV register bit 11.
GPIO[12]
Input
Only
Unmuxed
Resume
Input active status read from GPE1_STS register bit 12.
Input active high/low set through GPI_INV register bit 12.
Powered by ICminer.com Electronic-Library Service CopyRight 2003
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82801AA | 82801AB (ICH0) I/O Controller Hub |
| 82801AB | 82801AB (ICH0) I/O Controller Hub |
| 82803AAMRH-R | Controller Miscellaneous - Datasheet Reference |
| 82804AA | Interface IC |
| 82805AA | Interface IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82801E | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82801E Communications I/O Controller Hub (C-ICH) |
| 82801FB | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel I/O Controller Hub 6 (ICH6) Family |
| 82801FBM | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel I/O Controller Hub 6 (ICH6) Family |
| 82801FR | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel I/O Controller Hub 6 (ICH6) Family |
| 82801GBICH7 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel I/O Controller Hub 7 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。