- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11670 > AD9895KBCZ (Analog Devices Inc)IC CCD SIGNAL PROC/GEN 64-CSPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9895KBCZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 37/58頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CCD SIGNAL PROC/GEN 64-CSPBGA |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | CCD 信號(hào)處理器，12 位 |
| 輸入類型： | 邏輯 |
| 輸出類型： | 邏輯 |
| 接口： | 3 線串口 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFBGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 64-CSPBGA（9x9） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當(dāng)前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁
REV. A
–42–
AD9891/AD9895
Table XVIII. SG-Line Updated Registers
Register
Description
SUBCKPOL
SUBCK Start Polarity
SUBCK1TOG1
SUBCK First Toggle Position
SUBCK1TOG2
SUBCK Second Toggle Position
SUBCK2TOG1
Second SUBCK First Toggle Position
SUBCK2TOG2
Second SUBCK Second Toggle Position
SUBCKNUM
Total Number of SUBCKs per Field
SUBCKSUPPRESS
Number of SUBCKs to Suppress after
VSG Line
NOTES ON REGISTER LISTING
1. Registers larger than six bits occupy two adjacent addresses.
When writing to these registers, the lower address contain-
ing the least significant data bits should be written to first.
The data for both addresses should be written to avoid
corruption of register data.
2. All addresses and default values are expressed in hexadecimal.
3. All registers are VD/HD updated as shown in Figure 52, except
for the registers indicated in Table XVII, which are SL updated.
4. The registers indicated in Table XVIII are not updated by
SL or VD/HD, but are updated at the HD line following
the VSG line.
Table XVII. SL-Updated Register
Register
Description
OPRMODE
AFE Operation Modes
CTLMODE
AFE Control Modes
SW_RESET
Software Reset Bit
READBACK
Enables Serial Register Readback
Mode
FIELDVAL
Resets Internal Field Pulse.
H1HBLKRETIME
Retimes the H1 HBLK to Internal
Clock
H3HBLKRETIME
Retimes the H3 HBLK to Internal
Clock
SYNCENABLE
External Synchronization Enable
SYNCPOL
External SYNC Active Polarity
SYNCSUSPEND
SYNC Suspend while Active
TG_CORE RSTB
Reset Bar Signal for Internal TG
Core
FFTRANCCD
Frame Transfer CCD Mode
H12POL
H1/H2 Polarity Control
H1POSLOC
H1 Positive Edge Location
H1NEGLOC
H1 Negative Edge Location
H34POL
H3/H4 Polarity Control
H3POSLOC
H3 Positive Edge Location
H3NEGLOC
H3 Negative Edge Location
H1DRV
H1 Drive Current
H2DRV
H2 Drive Current
H3DRV
H3 Drive Current
H4DRV
H4 Drive Current
RGPOL
RG Polarity
RGPOSLOC
RG Positive Edge Location
RGNEGLOC
RG Negative Edge Location
SHPLOC
SHP Sample Location
SHDLOC
SHD Sample Location
MASTER
VD/HD Master/Slave Timing Mode
VDHDPOL
VD/HD Active Polarity
SINGLE_CLAMP
Sets CLPDM = CLPOB
DOUT_DELAY
Sets the Output Delay of DOUT
OSC_PWRDOWN
Powers Down the CLO Oscillator
VDHDPOL
VD/HD Active Polarity
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9849AKSTZ | IC CCD SIGNAL PROC 12BIT 48LQFP |
| AD9847AKSTZ | IC CCD SIGNAL PROC 10BIT 48-LQFP |
| AD9944KCPZ | IC CCD SIGNAL PROCESSOR 32-LFCSP |
| 3-221185-1 | PLUG,75 OHM,COML BNC |
| AD9943KCPZ | IC CCD SIGNAL PROCESSOR 32-LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9895KBCZRL | 功能描述:IC CCD SIGNAL PROC/GEN 64-CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測(cè)器接口 系列:- 其它有關(guān)文件:Automotive Product Guide 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:20-TSSOP 包裝:管件 |
| AD9898 | 制造商:AD 制造商全稱:Analog Devices 功能描述:CCD Signal Processor with Precision Timing⑩ Generator |
| AD9898KCP-20 | 制造商:Rochester Electronics LLC 功能描述:10 BIT 20 MSPS ANALOG FRONT END CONVERTE - Bulk 制造商:Analog Devices 功能描述: |
| AD9898KCPRL-20 | 制造商:AD 制造商全稱:Analog Devices 功能描述:CCD Signal Processor with Precision Timing⑩ Generator |
| AD9899ARS-2 | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。