- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19463 > ADSP-21065LKSZ-264 (Analog Devices Inc)IC DSP CONTROLL 544KBIT 208-MQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADSP-21065LKSZ-264 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 24/44頁(yè) |
| 文件大小： | 0K |
| 描述： | IC DSP CONTROLL 544KBIT 208-MQFP |
| 產(chǎn)品培訓(xùn)模塊： | SHARC Processor Overview |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點(diǎn) |
| 接口： | 主機(jī)接口，串行端口 |
| 時(shí)鐘速率： | 60MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 64kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-BFQFP |
| 供應(yīng)商設(shè)備封裝： | 208-MQFP（28x28） |
| 包裝： | 托盤 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)當(dāng)前第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)
REV. C
ADSP-21065L
–30–
SDRAM Interface—Bus Master
Use these specifications for ADSP-21065L bus master accesses of SDRAM.
Parameter
Min
Max
Unit
Timing Requirements:
tSDSDK
Data Setup Before SDCLK
2.0
ns
tHDSDK
Data Hold After SDCLK
1.25
ns
Switching Characteristics:
tDSDK1
First SDCLK Rise Delay After CLKIN
9.0 + 6 DT
12.75 + 6 DT
ns
tDSDK2
Second SDCLK Rise Delay After CLKIN
25.5 + 22 DT
29.25 + 22 DT
ns
tSDK
SDCLK Period
16.67
tCK/2
ns
tSDKH
SDCLK Width High
7.5 + 8 DT
ns
tSDKL
SDCLK Width Low
6.5 + 8 DT
ns
tDCADSDK
Command, Address, Data, Delay After SDCLK
1
10.0 + 5 DT
ns
tHCADSDK
Command, Address, Data, Hold After SDCLK
1
4.5 + 5 DT
ns
tSDTRSDK
Data Three-State After SDCLK
9.5 + 5 DT
ns
tSDENSDK
Data Enable After SDCLK
2
6.0 + 5 DT
ns
tSDCTR
SDCLK, Command Three-State After CLKIN
1
5.0 + 3 DT
9.75 + 3 DT
ns
tSDCEN
SDCLK, Command Enable After CLKIN
1
5.0 + 2 DT
10.0 + 2 DT
ns
tSDATR
Address Three-State After CLKIN
–1.0 – 4 DT
3.0 – 4 DT
ns
tSDAEN
Address Enable After CLKIN
1.0 – 2 DT
7.0 – 2 DT
ns
NOTES
1Command = SDCKE,
MSx, RAS, CAS, SDWE, DQM, and SDA10.
2SDRAM controller adds one SDRAM CLK three-stated cycle delay (t
CK/2) on a Read followed by a Write.
SDRAM Interface—Bus Slave
These timing requirements allow a bus slave to sample the bus master’s SDRAM command and detect when a refresh occurs.
Parameter
Min
Max
Unit
Timing Requirements:
tSSDKC1
First SDCLK Rise After CLKIN
6.50 + 16 DT
17.5 + 16 DT
ns
tSSDKC2
Second SDCLK Rise After CLKIN
23.25
34.25
ns
tSCSDK
Command Setup Before SDCLK
*
0.0
ns
tHCSDK
Command Hold After SDCLK
*
2.0
ns
NOTE
*Command = SDCKE, RAS, CAS, and SDWE.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GEC06DRES-S13 | CONN EDGECARD 12POS .100 EXTEND |
| 180-015-102L001 | CONN DB15 MALE HD SOLDER CUP TIN |
| 171-025-203L031 | CONN DB25 FEMALE SLD CUP NICKEL |
| AGM24DTBN-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| AYM24DTBH-S189 | CONN EDGECARD 48POS R/A .156 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-2106X | 制造商:AD 制造商全稱:Analog Devices 功能描述:DSP Microcomputer Family |
| ADSP-2109 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2109KP-80 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2109LKP-55 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2111 | 制造商:AD 制造商全稱:Analog Devices 功能描述:ADSP-2100 Family DSP Microcomputers |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。