參數(shù)資料
型號(hào)： AM79C961AVCW
廠商： ADVANCED MICRO DEVICES INC
元件分類： 微控制器/微處理器
英文描述： PCnet⑩-ISA II Jumperless, Full Duplex Single-Chip Ethernet Controller for ISA
中文描述： 2 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP144
封裝： TQFP-144
文件頁數(shù)： 110/206頁
文件大小： 1507K
代理商： AM79C961AVCW
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁當(dāng)前第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁
110
Am79C961A
.
11-10XMTSP[1:0]Transmit Start
Point. XMTSP controls the point
at which preamble transmission
attempts commence in relation
to the number of bytes written to
the transmit FIFO for the current
transmit frame. When the entire
frame is in the FIFO, transmis-
sion will start regardless of the
value in XMTSP. XMTSP is
given a value of 10b (64 bytes)
after RESET. Regardless of
XMTSP, the FIFO will not inter-
nally over-write its data until at
least 64 bytes (or the entire
frame if <64 bytes) have been
transmitted onto the network.
This ensures that for collisions
within the slot time window,
transmit data need not be
re-written to the transmit FIFO,
and retries will be handled
autonomously by the MAC. This
bit is read/write accessible only
when the STOP or SPND bits
are set.
9-8 XMTFW[1:0]
Transmit
XMTFW specifies the point at
which transmit DMA stops,
based upon the number of write
cycles that could be performed
to the transmit FIFO without
FIFO overflow. Transmit DMA is
allowed at any time when the
number of write cycles specified
by XMTFW could be executed
without causing transmit FIFO
overflow. XMTFW is set to a
value of 00b (8 cycles) after
hardware RESET. Read/write
accessible only when STOP or
SPND bits are set.
FIFO
Watermark.
7-0
DMABR
DMA Burst Register. This reg-
ister contains the maximum
allowable number of transfers
to system memory that the Bus
Interface will perform during a
single DMA cycle. The Burst
Register is not used to limit the
number of transfers during
Descriptor transfers. A value of
zero will be interpreted as one
transfer. During RESET a
value of 16 is loaded in the
BURST register. If DMAPLUS
(CSR4.14) is set, the DMA
Burst Register is disabled.
When the Bus Activity Timer
register (CSR82: DMABAT) is
enabled, the PCnet-ISA II con-
troller will relinquish the bus
when either the time specified
in DMABAT has elapsed or the
number of transfers specified
in DMABR have occurred or no
more pending operation left to
be performed.
Read/write
accessible
when STOP or SPND bits are
set.
only
CSR82: Bus Activity Timer
Bit
Name
Description
15-0 DMABAT
Bus Activity Timer. If the TIMER
bit in CSR4 is set, this register
contains the maximum allowable
time that the PCnet-ISA II con-
troller will take up on the system
bus during FIFO data transfers
in each bus mastership period.
The DMABAT starts counting
upon receipt of DACK from the
host system. The DMABAT Reg-
ister does not limit the number of
transfers
during
transfers.
A value of zero will limit the PC-
net-ISA II controller to one bus
cycle per mastership period. A
non-zero value is interpreted as
an unsigned number with a res-
olution of 100 ns. For instance, a
value of 51
μ
s would be pro-
grammed with a value of 510.
When the TIMER bit in CSR4 is
set, DMABAT is enabled and
must be initialized by the user.
Descriptor
RCVFW[1:0]
00
01
10
11
Bytes Received
16
32
64
Reserved
XMTSP[1:0]
00
01
10
11
Bytes Written
4
16
64
112
XMTFW[1:0]
Write Cycles
00
8
01
16
10
32
11
Reserved
XMTFW[1:0]
Write Cycles
相關(guān)PDF資料
PDF描述
AM79C961AVIW PCnet⑩-ISA II Jumperless, Full Duplex Single-Chip Ethernet Controller for ISA
Am79C965A PCnet?-32 Single-Chip 32-Bit Ethernet Controller
AM79C970AKCW PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AKC PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970A PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AM79C961AVI 制造商:Rochester Electronics LLC 功能描述:
AM79C961AVI/W 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LAN Node Controller
AM79C961AVI\\W 制造商:Rochester Electronics LLC 功能描述:
AM79C961AVI\W 制造商:Rochester Electronics LLC 功能描述:
AM79C961AVIW 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet⑩-ISA II Jumperless, Full Duplex Single-Chip Ethernet Controller for ISA
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*