參數(shù)資料
型號： AM79C978AKCW
廠商： ADVANCED MICRO DEVICES INC
元件分類： 微控制器/微處理器
英文描述： Single-Chip 1/10 Mbps PCI Home Networking Controller
中文描述： 5 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP160
封裝： PLASTIC, QFP-160
文件頁數(shù)： 121/256頁
文件大?。?/td> 3505K
代理商： AM79C978AKCW
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁當前第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁
Am79C978A
121
When MREINT is set to 1, INTA is
asserted
if
the
MREINTE is set to 1.
enable
bit
This bit is always read/write acces-
sible. MREINT is cleared by the
host by writing a 1. Writing a 0 has
no effect. MREINT is cleared by
H_RESET and is not affected by
S_RESET or setting the STOP bit.
8
MREINTE
PHY Management Read Error In-
terrupt Enable. If MREINTE is
set, the MREINT bit will be able to
set the INTR bit.
This bit is always read/write ac-
cessible. MREINTE is set to 0 by
H_RESET and is not affected by
S_RESET or setting the STOP bit
7
MAPINT
PHY Management Auto-Poll In-
terrupt. The PHY Auto-Poll inter-
rupt is set by the Am79C978A
controller to indicate that the cur-
rently read status does not match
the stored previous status indi-
cating a change in state for the in-
ternal PHY. A change in the Auto-
Poll Access Method (BCR32, Bit
11) will reset the shadow register
and will not cause an interrupt on
the first access from the Auto-Poll
section. Subsequent accesses
will generate an interrupt if the
shadow register and the read
register produce differences.
When MAPINT is set to 1, INTA is
asserted
if
the
MAPINTE is set to 1.
enable
bit
This bit is always read/write acces-
sible. MAPINT is cleared by the
host by writing a 1. Writing a 0 has
no effect. MAPINT is cleared by
H_RESET and is not affected by
S_RESET or setting the STOP bit.
6
MAPINTE
PHY Auto-Poll Interrupt Enable.
If MAPINTE is set, the MAPINT
bit will be able to set the INTR bit.
This bit is always read/write acces-
sible. MAPINTE is set to 0 by
H_RESET and is not affected by
S_RESET or setting the STOP bit.
5
MCCINT
PHY Management Command
Complete Interrupt. The PHY
Management Command Com-
plete Interrupt is set by the
Am79C978A controller when a
read or write operation to the in-
ternal PHY Data Port (BCR34) is
complete.
When MCCINT is set to 1, INTA
is asserted if the enable bit
MCCINTE is set to 1.
This bit is always read/write ac-
cessible. MCCINT is cleared by
the host by writing a 1. Writing a
0 has no effect. MCCINT is
cleared by H_RESET and is not
affected by S_RESET or setting
the STOP bit.
4
MCCINTE
PHY Management Command
Complete Interrupt Enable. If
MCCINTE is set to 1, the
MCCINT bit will be able to set the
INTR bit when the host reads or
writes to the internal PHY Data
Port (BCR34) only. Internal PHY
Management Commands will not
generate an interrupt. For in-
stance Auto-Poll state machine
generated management frames
will not generate an interrupt
upon completion unless there is a
compare error which gets report-
ed through the MAPINT (CSR7,
bit 6) interrupt or the MCCIINTE
is set to 1.
This bit is always read/write ac-
cessible. MCCINTE is set to 0 by
H_RESET and is not affected by
S_RESET or setting the STOP bit.
3
MCCIINT
PHY Management Command
Complete Internal Interrupt. The
PHY Management Command
Complete Interrupt is set by the
Am79C978A controller when a
read or write operation on the in-
ternal PHY management port is
complete from an internal opera-
tion. Examples of internal opera-
tions are Auto-Poll or PHY
Management
Port
management frames. These are
normally hidden to the host.
generated
相關(guān)PDF資料
PDF描述
AM79C978AVCW Single-Chip 1/10 Mbps PCI Home Networking Controller
AM79C978 Single-Chip 1/10 Mbps PCI Home Networking Controller
AM79C981 Integrated Multiport Repeater Plus⑩ (IMR+⑩)
AM79C981JC Integrated Multiport Repeater Plus⑩ (IMR+⑩)
AM79C982 basic Integrated Multiport Repeater (bIMR)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AM79C978AVCW 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Single-Chip 1/10 Mbps PCI Home Networking Controller
AM79C978KC/W 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Single-Chip 1/10 Mbps PCI Home Networking Controller
AM79C978VC/W 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Single-Chip 1/10 Mbps PCI Home Networking Controller
AM79C979BKC\\W 制造商:Advanced Micro Devices 功能描述:
AM79C98 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Twisted-Pair Ethernet Transceiver (TPEX)
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*