- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370740 > HY5PS12423LF 128Mx4|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M PDF資料下載
參數(shù)資料
| 型號(hào)： | HY5PS12423LF |
| 英文描述： | 128Mx4|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| 中文描述： | 128Mx4 | 1.8 | 8K的| D43/D44/D54/D55 |的DDR II內(nèi)存- 512M |
| 文件頁數(shù)： | 49/66頁 |
| 文件大?。?/td> | 862K |
| 代理商： | HY5PS12423LF |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當(dāng)前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
Rev. 0.52/Nov. 02 49
HY5PS12423(L)F
HY5PS12823(L)F
HY5PS121623(L)F
Read to Precharge
Minimum read to precharge command delay is AL + BL/2clks.
Write to Precharge
Minimum write to precharge command delay is WL+BL/2clks + tWR.
/CK
CK
Read
Bank A
Q0 Q1 Q2 Q3
Read latency = 6clks
CMD
DQS
DQ
Active
Bank A
BPRE
tRP
Read to Precharge : AL+BL/2 Clock
tRCD=4CLKs, tRP=4CLK, BL=4, CL=4CLKs, AL=2CLKs
/CK
CK
tWR = 4clks
CMD
DQS
DQ
Write
Bank A
Write latency= 3clks
D0 D1 D2 D3
Posted CAS AL=1
Write Burst Completion
PRE
Bank A
ACT
Bank A
tRP = 4clks
CL=3CLKs, AL=1CLKs, BL=4, tWR=4CLKs
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5PS12823F | 64Mx8|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| HY5PS12823LF | 64Mx8|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| HY5P | Current Transducers HY 5 to 25-P/SP1 |
| HY5R256HC | -|2.5V|8K|40|Direct RDRAM - 256M |
| HY5R288HC | -|2.5V|8K|40|Direct RDRAM - 288M |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5PS12821AF | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR2 SDRAM |
| HY5PS12821AF-C3 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR2 SDRAM |
| HY5PS12821AF-C4 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR2 SDRAM |
| HY5PS12821AF-E3 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR2 SDRAM |
| HY5PS12821AFP | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR2 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。