- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄30713 > L64781 (LSI CORP) SPECIALTY CONSUMER CIRCUIT, PQFP100 PDF資料下載
參數(shù)資料
| 型號： | L64781 |
| 廠商： | LSI CORP |
| 元件分類： | 消費家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP100 |
| 封裝： | PLASTIC, QFP-100 |
| 文件頁數(shù)： | 96/164頁 |
| 文件大?。?/td> | 2003K |
| 代理商： | L64781 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁當(dāng)前第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁
Viterbi Decoder
2-17
Hierarchical mode has two bit streams: LP and HP1. It is possible to
select one stream for the on-chip Viterbi decoder and another stream for
the external decoder.
To select the hierarchical mode, see the HIERARCHY register at 0x06
on page 5-24. To specify the DOF presentation output, see the
DOF_OUT_SEL eld in the Demod Parameters Register 5 at address
0x0B. DOF_OUT_SEL1 species that the HP/LP stream go to the
internal FEC; DOF_OUT_SEL0 species the external output for the
HP/LP stream.
2.18 Viterbi Decoder
The Viterbi decoder block performs an ITU digital video broadcast (DVB)
standard-compliant decode. This is an inner code block for a
concatenated decoding scheme. Features of this block include:
Programmable Viterbi code rates: 1/2, 2/3, 3/4, 5/6, and 7/8
Single clock with clock enable pin control
15-level soft-decision data input
Input in binary offset format
Constraint length 7
Decoded bit error rate monitor
Maximal likelihood (ML) decoding algorithm
5.2 dB coding gain for rate 1/2 (no erased input) code at BER of 10-5
Polynomial generation of 171 (Octal) and 133 (Octal)
2.19 Deinterleaver and Reed-Solomon Synchronizer
The data frames available at the output of the Viterbi decoder are the
input to the deinterleaver and Reed-Solomon (RS) synchronizer block.
The main function of this block is to search the data stream for a
predened synchronization byte to determine the in_sync or out_sync
condition. When the synchronization acquisition criteria are met, the
1. See the
ETSI Specication for a detailed description of LP/HP streams.
l64781.book Page 17 Friday, January 19, 2001 1:28 PM
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L6561 | 0.7 A POWER FACTOR CONTROLLER, PDIP8 |
| L6566ATR | 0.8 A POWER FACTOR CONTROLLER WITH POST REGULATOR, 300 kHz SWITCHING FREQ-MAX, PDSO16 |
| L6605D | SPECIALTY CONSUMER CIRCUIT, PDSO20 |
| L6605 | SPECIALTY CONSUMER CIRCUIT, PDIP18 |
| L6660 | SPECIALTY CONSUMER CIRCUIT, PDSO24 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L64782 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:L64782 Single-Chip COFDM Receiver |
| L6480 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:The L6480, realized in analog mixed signal technology, is an advanced fully integrated solution suitable for driving two-phase bipolar stepper motors with microstepping. |
| L64801GC-20 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| L64801GC-25 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| L64801GM-20 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。