- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄180126 > M2S56D30AKT-75 (ELPIDA MEMORY INC) 32M X 8 DDR DRAM, 0.75 ns, PDSO64 PDF資料下載
參數(shù)資料
| 型號： | M2S56D30AKT-75 |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 32M X 8 DDR DRAM, 0.75 ns, PDSO64 |
| 封裝： | 0.40 MM PITCH, STSOP-64 |
| 文件頁數(shù)： | 10/41頁 |
| 文件大?。?/td> | 638K |
| 代理商： | M2S56D30AKT-75 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁
18
DDR SDRAM
E0338M10 (Ver.1.0)
(Previous Rev.1.54E)
Jan. '03 CP(K)
M2S56D20/ 30/ 40ATP
256M Double Data Rate Synchronous DRAM
M2S56D20/ 30/ 40AKT
ABSOLUTE MAXIMUM RATINGS
DC OPERATING CONDITIONS
(TA=0 to 70oC, unless otherwise noted)
Min.
Typ.
Max.
VDD
Supply Voltage
2.3
2.5
2.7
V
VDDQ
Supply Voltage for Output
2.3
2.5
2.7
V
VREF
Input Reference Voltage
0.49*VDDQ 0.50*VDDQ 0.51*VDDQ
V
5
VIH(DC)
High-Level Input Voltage
VREF + 0.15
VDDQ+0.3
V
VIL(DC)
Low-Level Input Voltage
-0.3
VREF - 0.15
V
VIN(DC)
Input Voltage Level, CLK and /CLK
-0.3
VDDQ + 0.3
V
VID(DC) Input Differential Voltage, CLK and /CLK
0.36
VDDQ + 0.6
V
7
VTT
I/O Termination Voltage
VREF - 0.04
VREF + 0.04 V
6
Notes
Limits
Symbol
Parameter
Unit
Symbol
Parameter
Conditions
Ratings
Unit
VDD
Supply Voltage
with respect to VSS
-0.5 to 3.7
V
VDDQ
Supply Voltage for Output
with respect to VSSQ
-0.5 to 3.7
V
VI
Input Voltage
with respect to VSS
-0.5 to VDD+0.5
V
VO
Output Voltage
with respect to VSSQ
-0.5 to VDDQ+0.5
V
IO
Output Current
50
mA
Pd
Power Dissipation
TA = 25
oC
1000
mW
Topr
Operating Temperature
0 to 70
oC
Tstg
Storage Temperature
-65 to 150
oC
AC OVERSHOOT/UNDERSHOOT SPECIFICATION
Parameter
Specification
Maximum peak amplitude allowed for overshoot
1.6V
Maximum peak amplitude allowed for undershoot
1.6V
The area between the overshoot signal and VDD must be less than or euqal to
4.5 V-ns
The area between the undershoot signal and VSS must be less than or euqal to
4.5 V-ns
Vo
lts
(V
)
5
4
3
2
1
VSS(0)
-1
-2
-3
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 5.5 6 6.5 7 7.5
5.625
Maximum Amplitude
Overshoot
Undershoot
Maximum Amplitude
Area (max.4.5V-ns)
VDD
Time (ns)
相關PDF資料 |
PDF描述 |
|---|---|
| M2V56S30ATP-6 | 32M X 8 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
| M30-6000206 | 2 CONTACT(S), MALE, STRAIGHT TWO PART BOARD CONNECTOR, SURFACE MOUNT |
| M30-6000406 | 4 CONTACT(S), MALE, STRAIGHT TWO PART BOARD CONNECTOR, SURFACE MOUNT |
| M30-6001106 | 11 CONTACT(S), MALE, STRAIGHT TWO PART BOARD CONNECTOR, SURFACE MOUNT |
| M30-6011006 | 20 CONTACT(S), MALE, STRAIGHT TWO PART BOARD CONNECTOR, SURFACE MOUNT |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M2S56D30AKT-75A | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:256M Double Data Rate Synchronous DRAM |
| M2S56D30AKT-75AL | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:256M Double Data Rate Synchronous DRAM |
| M2S56D30AKT-75L | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:256M Double Data Rate Synchronous DRAM |
| M2S56D30ATP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:256M Double Data Rate Synchronous DRAM |
| M2S56D30ATP-10 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:256M Double Data Rate Synchronous DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。