
3;%(
7DEOHRI&RQWHQWV
3DJH
Data Sheet
0-6
04.2000
2SHUDWLRQ
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Guidelines for microprocessor actions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Write-Modify-Read-Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Cell insertion by the microprocessor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Reading of arrived cells by the microprocessor . . . . . . . . . . . . . . . . . . . . . . . . 127
SCAN usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Initialization and Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Setup/ Cleardown of Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Enable/ Disable of PM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Normal Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Scan Process Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
PM Threshold Check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Transmission Line Failure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
LB Cell Transmission/ Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
PM Activation/ Deactivation Cell Transmission . . . . . . . . . . . . . . . . . . . . . . . . 132
PM Activation/ Deactivation Cell Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
PM Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
4.1
4.1.1
4.1.1.1
4.1.1.2
4.1.1.3
4.1.1.4
4.1.2
4.1.3
4.1.4
4.1.5
4.1.6
4.1.6.1
4.1.6.2
4.1.7
4.1.7.1
4.1.7.2
4.1.7.3
4.1.7.4
4.2
4.2.1
,QWHUIDFHV
UTOPIA Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
UTOPIA Multi-PHY support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
RAM Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
JTAG/Boundary Scan Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Test Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
5.1
5.1.1
5.2
5.3
5.4
5.5
5.6
(OHFWULFDO&KDUDFWHULVWLFV
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Operating Range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Microprocessor Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Microprocessor Write Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Microprocessor Read Cycle Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
DMA Request Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
UTOPIA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
SSRAM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
Cell Filter Detector Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Boundary-Scan Test Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Package Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
6.1
6.2
6.3
6.4
6.4.1
6.4.1.1
6.4.1.2
6.4.1.3
6.4.2
6.4.3
6.4.4
6.4.5
6.4.6
6.5
6.6
3DFNDJH2XWOLQHV