- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385871 > ST72T85A5Q6 (意法半導體) 8-BIT MCU FOR RDS WITH 48K ROM, 3K RAM, ADC, TWO TIMERS, TWO SPIs, I2C AND SCI INTERFACES PDF資料下載
參數(shù)資料
| 型號： | ST72T85A5Q6 |
| 廠商： | 意法半導體 |
| 英文描述： | 8-BIT MCU FOR RDS WITH 48K ROM, 3K RAM, ADC, TWO TIMERS, TWO SPIs, I2C AND SCI INTERFACES |
| 中文描述： | 8位微控制器48,000鐵路發(fā)展策略光盤，3K內(nèi)存，ADC，兩個定時器，2個SPI，I2C和脊髓損傷接口 |
| 文件頁數(shù)： | 42/117頁 |
| 文件大?。?/td> | 748K |
| 代理商： | ST72T85A5Q6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁
42/117
ST7285C
16-BIT TIMER
(Cont’d)
4.3.5.2 Forced Compare Mode
The main purpose of the Forced Compare mode is
to facilitate fixed frequency generation.
In this sectioni may represent 1 or 2.
When the Forced Output Level i bit (FOLVi) of
TCR1 is written to 1, OLVLiis copied to theOCMPi
pin. To provide this capability, internal logic allows
a single instruction to change OLVLi and causes a
forced compare with the new value of OLVL. OCFi
is not affected, and thus no interrupt request is
generated.
4.3.5.3 One Pulse Mode
The One Pulse mode enables the generation of a
pulse on the occurence of an external event and is
programmed via the OPM bit in the TCR2 register.
The trigger event is applied to the Input Capture1
pin (ICAP1); the active edge of the event is flagged
by the IEDG1 bit in TCR1.
Then, on an event on ICAP1, the counter is initial-
ized to FFFCh and OLVL2 is loaded on the output
compare 1 pin (OCMP1); when the value of the
counter is equal to the value of the contents of
OCR1, the OLVL1 bit is output on the Output Com-
pare 1 pin (OCMP1). No interrupt is generated.
(See Figure 9).
4.3.5.4 Pulse Width Modulation Mode
This mode is similar to the One Pulse mode, in
which the external event is replaced by the Output
Compare 2 event; this mode is programmed via
the PWM bit in the TCR2 register.
OCR1 then contains the length of the pulse, while
OCR2 contains the value of the period; the Output
Compare 2 event causes the counter to be initial-
ized to FFFCh (See Figure 10). No interrupt is
generated
Figure 25. One Pulse Mode Timing, IEDG1=1; OCR1=2ED0h
Figure 26. Pulse Width Modulation Mode Timing, OCR1=2ED0h, OCR2=34E2
COUNTER
....
FFFC FFFD FFFE
2ED0
2ED1 2ED2
2ED3
FFFC FFFD
OLVL2
OLVL2
OLVL1
ICAP1
OCMP1
compare1
COUNTER
34E2
FFFC FFFD FFFE
2ED0 2ED1 2ED2
34E2
FFFC
OLVL2
OLVL2
OLVL1
OCMP1
compare2
compare1
compare2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST730C08L3 | PHASE CONTROL THYRISTORS |
| ST730C08L3L | PHASE CONTROL THYRISTORS |
| ST730C12L0 | PHASE CONTROL THYRISTORS |
| ST730C12L0L | PHASE CONTROL THYRISTORS |
| ST730C12L1 | PHASE CONTROL THYRISTORS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST730 | 制造商:IRF 制造商全稱:International Rectifier 功能描述:PHASE CONTROL THYRISTORS Hockey Puk Version |
| ST7-30 | 制造商:SUPERWORLD 制造商全稱:Superworld Electronics 功能描述:POWER TRANSFORMER |
| ST-7300 | 制造商:GC Electronics 功能描述: |
| ST730186-3 | 制造商:KEMET Corporation 功能描述: 制造商:KET 功能描述: |
| ST730268-1 | 制造商:KEMET Corporation 功能描述: 制造商:KET 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。