- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382649 > TMX320TCI6482 (Texas Instruments, Inc.) Communications Infrastructure Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號(hào)： | TMX320TCI6482 |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | Communications Infrastructure Digital Signal Processor |
| 中文描述： | 通信基礎(chǔ)設(shè)施的數(shù)字信號(hào)處理器 |
| 文件頁數(shù)： | 26/255頁 |
| 文件大?。?/td> | 1893K |
| 代理商： | TMX320TCI6482 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁
www.ti.com
TMS320TCI6482
Communications Infrastructure Digital Signal Processor
SPRS246F–APRIL 2005–REVISED MAY 2007
Table 2-3. Terminal Functions (continued)
SIGNAL
NAME
TYPE
(1)
IPD/IPU
(2)
DESCRIPTION
NO.
RESETS, INTERRUPTS, AND GENERAL-PURPOSE INPUT/OUTPUTS
I
Device reset
Nonmaskable interrupt, edge-driven (rising edge)
Any noise on the NMI pin may trigger an NMI interrupt; therefore, if the NMI pin
I
IPD
is not used, it is recommended that the NMI pin be grounded versus relying on
the IPD.
O
Reset Status pin. The RESETSTAT pin indicates when the device is in reset
I
Power on reset.
I/O/Z
IPD
I/O/Z
IPD
General-purpose input/output (GPIO) pins (
I/O/Z
).
I/O/Z
IPD
I/O/Z
IPD
RESET
AG14
NMI
AH4
RESETSTAT
POR
GP[7]
GP[6]
GP[5]
GP[4]
URADDR3/PREQ/
GP[15]
URADDR2/PINTA
(5)
/
GP[14]
URADDR1/PRST/
GP[13]
URADDR0/PGNT/
GP[12]
VTXD3/FSX1/GP[11]
VTXD2/FSR1/GP[10]
VTXD1/DX1/GP[9]
VTXD0/DR1/GP[8]
CLKX1/GP[3]
URADDR4/PCBE0/
GP[2]
SYSCLK4/GP[1]
CLKR1/GP[0]
AE14
AF14
AG2
AG3
AJ2
AH2
P2
I/O/Z
P3
I/O/Z
UTOPIA received address pins or PCI peripheral pins or General-purpose
input/output (GPIO) [15:12, 2] pins (
I/O/Z
) [default]
R5
I/O/Z
PCI bus request (
O/Z
) or GP[15] (
I/O/Z
) [default]
PCI interrupt A (
O/Z
) or GP[14] (
I/O/Z
) [default]
PCI reset (
I
) or GP[13] (
I/O/Z
) [default]
PCI bus grant (
I
) or GP[12] (
I/O/Z
) [default]
PCI command/byte enable 0 (
I/O/Z
) or GP[2] (
I/O/Z
) [default]
R4
I/O/Z
AG4
AE5
AG5
AH5
AF5
I/O/Z
I/O/Z
I/O/Z
I/O/Z
I/O/Z
IPD
IPD
IPD
IPD
IPD
VLYNQ transmit data pins [3:0] (
O
) or McBSP1 pins or GP[11:8] pins (
I/O/Z
)
[default]
McBSP1 transmit clock (
I/O/Z
) or GP[3] (
I/O/Z
) [default]
McBSP1 receive clock (
I/O/Z
) or GP[0] (
I/O/Z
) [default]
GP[1] pin (
I/O/Z
). SYSCLK4 is the clock output at 1/8 of the device speed (
O/Z
)
or this pin can be programmed as a GP[1] pin (
I/O/Z
) [default].
P1
I/O/Z
AJ13
AF4
O/Z
I/O/Z
IPD
IPD
HOST-PORT INTERFACE (HPI) or PERIPHERAL COMPONENT INTERCONNECT (PCI)
PCI enable pin. This pin controls the selection (enable/disable) of the HPI and
GP[15:8], or PCI peripherals. This pin works in conjunction with the
Y29
I
IPD
MCBSP
1
_EN (AEA5 pin) to enable/disable other peripherals (for more details,
see
Section 3
,
Device Configuration
).
U3
I/O/Z
Host interrupt from DSP to host (
O/Z
) or PCI frame (
I/O/Z
)
Host control - selects between control, address, or data registers (
I
) [default] or
U4
I/O/Z
PCI device select (
I/O/Z
)
Host control - selects between control, address, or data registers (
I
) [default] or
U5
I/O/Z
PCI stop (
I/O/Z
)
Host half-word select - first or second half-word (not necessarily high or low
V3
I/O/Z
order)
[For HPI16 bus width selection only] (
I
) [default] or PCI clock (
I
)
T5
I/O/Z
Host read or write select (
I
) [default] or PCI command/byte enable 2 (
I/O/Z
)
T3
I/O/Z
Host address strobe (
I
) [default] or PCI parity (
I/O/Z
)
U6
I/O/Z
Host chip select (
I
) [default] or PCI parity error (
I/O/Z
)
U2
I/O/Z
Host data strobe 1 (
I
) [default] or PCI system error (
I/O/Z
)
U1
I/O/Z
Host data strobe 2 (
I
) [default] or PCI command/byte enable 1 (
I/O/Z
)
T4
I/O/Z
Host ready from DSP to host (
O/Z
) [default] or PCI initiator ready (
I/O/Z
)
UTOPIA received address pin 3 (URADDR3) (
I
) or PCI bus request (
O/Z
) or
P2
I/O/Z
GP[15] (
I/O/Z
) [default]
PCI_EN
HINT/PFRAME
HCNTL1/PDEVSEL
HCNTL0/PSTOP
HHWIL/PCLK
HR/W/PCBE2
HAS/PPAR
HCS/PPERR
HDS1/PSERR
(5)
HDS2/PCBE1
HRDY/PIRDY
URADDR3/PREQ/
GP[15]
(5)
These pins function as open-drain outputs when configured as PCI pins.
Device Overview
26
Submit Documentation Feedback
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMX320TCI6482ZTZ | Communications Infrastructure Digital Signal Processor |
| TMX320TCI6482ZTZ8 | Communications Infrastructure Digital Signal Processor |
| TMX320TCI6482ZTZA | Communications Infrastructure Digital Signal Processor |
| TMX320TCI6482ZTZA8 | Communications Infrastructure Digital Signal Processor |
| TMX380SRAFNL | Communications Interface |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320TCI6482ZTZ | 制造商:Texas Instruments 功能描述:DSP FIX PT 32BIT 1GHZ 8000MIPS 697FCBGA - Trays |
| TMX320TCI6616XCYP | 制造商:Texas Instruments 功能描述: |
| TMX320VC33PGE | 制造商:Texas Instruments 功能描述: |
| TMX320VC5401PGE50 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMX320VC5402GGLL100 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。