- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385951 > TVP3010-85 (Texas Instruments, Inc.) Hardware Cursor, GAMMA Correction VIP(85MHz,高/寬光標(biāo)，伽馬校正，視頻接口調(diào)色板) PDF資料下載
參數(shù)資料
| 型號： | TVP3010-85 |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | Hardware Cursor, GAMMA Correction VIP(85MHz,高/寬光標(biāo)，伽馬校正，視頻接口調(diào)色板) |
| 中文描述： | 硬件光標(biāo)，伽瑪校正貴賓（85MHz，高/寬光標(biāo)，伽馬校正，視頻接口調(diào)色板） |
| 文件頁數(shù)： | 20/100頁 |
| 文件大?。?/td> | 571K |
| 代理商： | TVP3010-85 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當(dāng)前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
2–6
The reset default divide ratio for RCLK is 64:1 with SCLK held at logic 0 and VCLK held at logic 1. When
choosing certain video timing parameters, exercise caution if the selected RCLK frequency is less than the
selected VCLK frequency. Refer to Appendix B for a more detailed discussion.
Dot Clock
VCLK
(dot clock/4 as an example)
RCLK = SCLK
(dot clock/2 as an example)
Figure 2–1. Dot Clock/VCLK/RCLK/SCLK Relationship
The input-clock-selection register is used to select the desired input clock source. Table 2–4 details how to
program the various options.
Table 2–4. Input-Clock-Selection Register
INPUT-CLOCK-SELECT REGISTER
(HEX) (see Note 1)
FUNCTION (see Note 2)
00
Select CLK0 as TTL clock source
01
Select CLK1 as TTL clock source
02
Select CLK2 as TTL clock source
03
04
06
07
Select CLK3 as TTL clock source
Select CLK4 as TTL clock source
Select CLK3/CLK4 as ECL clock source up to 140 MHz
Select CLK1/CLK2 as ECL clock source up to device limit
10
Select CLK0 as doubled TTL clock source
11
Select CLK1 as doubled TTL clock source
12
Select CLK2 as doubled TTL clock source
13
Select CLK3 as doubled TTL clock source
14
Select CLK4 as doubled TTL clock source
16
Select CLK3/CLK4 as doubled ECL clock source
17
Select CLK1/CLK2 as doubled ECL clock source
CLK0 is chosen at reset as required for VGA pass-through.
NOTES:
1. Register bits 3 and 7 are don’t-care bits.
2. Register bits 5 and 6 are reserved.
3. When the clocks are selected from one input clock source to another, a minimum of 30 ns is needed
before the new clocks are stabilized and running.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TVP3010C | Video Interface Palette |
| TVP3010M | Video Interface Palette |
| TVP3020-175 | Video Interface PALETTE(視頻接口調(diào)色器) |
| TVP3020-135 | Video Interface PALETTE(視頻接口調(diào)色器) |
| TVP3025-135 | Video Interface PALETTE(三PLL，視頻接口調(diào)色器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TVP3010-85FN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
| TVP3010-85FNR | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3010C | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3010M | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3020 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。