- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1888 > AD14060LBF-4 (Analog Devices Inc)IC DSP CMOS 32BIT 308CQFP PDF資料下載
參數(shù)資料
| 型號： | AD14060LBF-4 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 9/48頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP CMOS 32BIT 308CQFP |
| 產(chǎn)品培訓(xùn)模塊： | SHARC Processor Overview |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點(diǎn) |
| 接口： | 主機(jī)接口，連接端口，串行端口 |
| 時(shí)鐘速率： | 40MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 2MB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 308-CBQFP |
| 供應(yīng)商設(shè)備封裝： | 308-CQFP（52x52） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
AD14060/AD14060L
Rev. B | Page 17 of 48
THREE-STATE TIMING—BUS MASTER, BUS SLAVE, HBR, SBTS
These specifications show how the memory interface is disabled (stops driving) or enabled (resumes driving) relative to CLKIN and the
SBTS pin. This timing is applicable to bus master transition cycles (BTC) and host transition cycles (HTC) as well as the SBTS pin.
Table 14. Specifications
5 V
3.3 V
Parameter
Min
Max
Min
Max
Unit
Timing Requirements:
tSTSCK
SBTS Setup before CLKIN
12.5 + DT/2
ns
tHTSCK
SBTS Hold before CLKIN
5.5 + DT/2
ns
Switching Characteristics:
tMIENA
Address/Select Enable after CLKIN
1.5 DT/8
1.25 DT/8
ns
tMIENS
Strobes Enable after CLKIN1
1.5 DT/8
ns
tMIENHG
HBG Enable after CLKIN
1.5 DT/8
ns
tMITRA
Address/Select Disable after CLKIN
1 DT/4
1.25 DT/4
ns
tMITRS
Strobes Disable after CLKIN1
2.5 DT/4
ns
tMITRHG
HBG Disable after CLKIN
3 DT/4
ns
tDATEN
Data Enable after CLKIN2
9 + 5 DT/16
ns
tDATTR
Data Disable after CLKIN2
0 DT/8
8 DT/8
0 DT/8
8 DT/8
ns
tACKEN
ACK Enable after CLKIN2
7.5 + DT/4
ns
tACKTR
ACK Disable after CLKIN2
1 DT/8
+7 DT/8
1 DT/8
+7 DT/8
ns
tADCEN
ADRCLK Enable after CLKIN
2 DT/8
ns
tADCTR
ADRCLK Disable after CLKIN
9 DT/4
ns
tMTRHBG
Memory Interface Disable before HBG Low3
1 + DT/8
ns
tMENHBG
Memory Interface Enable after HBG High3
18.5 + DT
ns
1 Strobes = RD, WR, SW, PAGE, DMAG.
2 In addition to bus master transition cycles, these specifications also apply to bus master and bus slave synchronous read/write.
3 Memory interface = address, RD, WR, MSx, SW, HBG, PAGE,DMAGx, BMS (in EPROM boot mode).
CLKIN
SBTS
ACK
MEMORY
INTERFACE
HBG
MEMORY INTERFACE
ADRCLK
DATA
MEMORY
INTERFACE
tSTSCK
tDATEN
tACKEN
tACKTR
tDATTR
tMENHBG
tHTSCK
tMIENA, tMIENS, tMIENHG
tADCEN
tADCTR
tMTRHBG
tMITRA, tMITRS, tMITRHG
00667-023
= ADDRESS, RD, WR, MSx, SW, HBG, PAGE, DMAGx. BMS (IN EPROM BOOT MODE)
Figure 14. Three-State Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD1833AASTZ-REEL | IC DAC AUDIO 24BIT 6CH 48LQFP |
| AD1835AASZ | IC CODEC 2ADC/8DAC 24BIT 52-MQFP |
| AD1836ACSZ | IC CODEC 4ADC/6DAC 24 BIT 52MQFP |
| AD1838AASZ | IC CODEC 2ADC/6DAC 24 BIT 52MQFP |
| AD1851RZ-J | IC DAC AUDIO FASTSET 16B 16SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD14160 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad-SHARC DSP Multiprocessor Family |
| AD14160BB-4 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD14160KB-4 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD14160L | 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad-SHARC DSP Multiprocessor Family |
| AD14160LBB-4 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad-SHARC DSP Multiprocessor Family |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。