- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376976 > DS3134 Chateau Channelized T1 And E1 And HDLC Controller PDF資料下載
參數(shù)資料
| 型號(hào)： | DS3134 |
| 英文描述： | Chateau Channelized T1 And E1 And HDLC Controller |
| 中文描述： | 不推薦用于新設(shè)計(jì) |
| 文件頁數(shù)： | 28/203頁 |
| 文件大?。?/td> | 777K |
| 代理商： | DS3134 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁
DS3134
28 of 203
Signal Name:
Signal Description:
Signal Type:
This signal is sampled on the rising edge of JTCLK and is used to place the test port into the various
defined IEEE 1149.1 states. If not used, this signal should be pulled high. This signal has an internal pull-
up.
JTMS
JTAG IEEE 1149.1 Test Mode Select
Input (with internal 10k pull up)
2.5
PCI BUS SIGNAL DESCRIPTION
Signal Name:
Signal Description:
Signal Type:
This clock input is used to provide timing for the PCI bus and to the internal logic of the device. A 25
MHz to 33 MHz clock with a nominal 50% duty cycle should be applied here.
PCLK
PCI & System Clock
Input (Schmitt triggered)
Signal Name:
Signal Description:
Signal Type:
This active low input is used to force an asynchronous reset to both the PCI bus and the internal logic of
the device. When forced low, this input forced all the internal logic of the device into its default state and
it forces the PCI outputs into tri-state and the TD[15:0] output port data signals high.
PRST*
PCI Reset
Input
Signal Name:
Signal Description:
Signal Type:
Both Address and Data information are multiplexed onto these signals. Each bus transaction consists of
an address phase followed by one or more data phases. Data can be either read or written in bursts.
During the first clock cycle of a bus transaction, the address is transferred. When the Little-Endian format
is selected, PAD[31:24] is the msb of the DWORD, when Big-Endian is selected, PAD[7:0] contain the
msb. When the device is an initiator, these signals are always outputs during the address phase. They
remain outputs for the data phase(s) in a write transaction and become inputs for a read transaction.
When the device is a target, these signals are always inputs during the address phase. They remain inputs
for the data phase(s) in a read transaction and become outputs for a write transaction. When the device is
not involved in a bus transaction, these signals remain tri-stated. These signals are always updated and
sampled on the rising edge of PCLK.
PAD0 to PAD31
PCI Address & Data Multiplexed Bus
Input / Output (tri-state capable)
Signal Name:
Signal Description:
Signal Type:
Bus Command and Byte Enables are multiplexed onto the same PCI signals. During an address phase,
these signals define the Bus Command. During the data phase, these signals as used as Bus Enables.
During data phases, PCBE0 refers to the PAD[7:0] and PCBE3 refers to PAD[31:24]. When this signal is
high, the associated byte is invalid, when low; the associated byte is valid. When the device is an
initiator, this signal is an output and is updated on the rising edge of PCLK. When the device is a target,
this signal is input and is sampled on the rising edge of PCLK. When the device is not involved in a bus
transaction, these signals are tri-stated.
PCBE0* / PCBE1* / PCBE2* / PCBE3*
PCI Bus Command and Byte Enable
Input / Output (tri-state capable)
Signal Name:
PPAR
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS3160 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| DS3171 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3171N | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3172 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3172N | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS-313PIN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog Miscellaneous |
| DS-313-PIN | 功能描述:信號(hào)調(diào)節(jié) RoHS:否 制造商:EPCOS 產(chǎn)品:Duplexers 頻率:782 MHz, 751 MHz 頻率范圍: 電壓額定值: 帶寬: 阻抗:50 Ohms 端接類型:SMD/SMT 封裝 / 箱體:2.5 mm x 2 mm 工作溫度范圍:- 30 C to + 85 C 封裝:Reel |
| DS31400 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:8-Input, 14-Output, Dual DPLL Timing IC with Sub-ps Output Jitter |
| DS31400DK | 功能描述:時(shí)鐘和定時(shí)器開發(fā)工具 DS31400 Dev Kit RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評(píng)估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| DS31400GN | 功能描述:計(jì)時(shí)器和支持產(chǎn)品 Not Available From Mouser RoHS:否 制造商:Micrel 類型:Standard 封裝 / 箱體:SOT-23 內(nèi)部定時(shí)器數(shù)量:1 電源電壓-最大:18 V 電源電壓-最小:2.7 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。