參數(shù)資料
型號: DS3134
英文描述: Chateau Channelized T1 And E1 And HDLC Controller
中文描述: 不推薦用于新設計
文件頁數(shù): 82/203頁
文件大?。?/td> 777K
代理商: DS3134
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁當前第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁
DS3134
82 of 203
Bit 2 & Bit 3 / Receive CRC Selection (RCRC0/RCRC1).
These 2 bits are ignored if the HDLC
channel is set into Transparent mode (RTRANS = 1).
RCRC1
RCRC0
Action
0
0
no CRC verification performed
0
1
16-bit CRC (CCITT/ITU Q.921)
1
0
32-bit CRC
1
1
illegal state
Bit 4 / Receive Invert Data Enable (RID).
When this bit is set low, the incoming HDLC packets are not
inverted before processing. When this bit is set high, the HDLC engine inverts all the data (flags,
information fields, and FCS) before processing the data. The data is not re-inverted before passing to the
FIFO.
0 = do not invert data
1 = invert all data (including flags and FCS)
Bit 5 / Receive Bit Flip (RBF).
When this bit is set low, the HDLC engine will place the first HDLC bit
received in the lowest bit position of the PCI Bus bytes (i.e. PAD[0] / PAD[8] / PAD[16] / PAD[24]).
When this bit is set high, the HDLC engine will place the first HDLC bit received in the highest bit
position of the PCI Bus bytes (i.e. PAD[7] / PAD[15] / PAD[23] / PAD[31]).
0 = the first HDLC bit received is placed in the lowest bit position of the bytes on the PCI Bus
1 = the first HDLC bit received is placed in the highest bit position of the bytes on the PCI Bus
Bit 6 / Receive CRC Strip Enable (RCS).
When this bit is set high, the FCS is not transferred through
to the PCI Bus. When this bit is set low, the HDLC engine will include the two byte FCS (16-bit) or four
byte FCS (32-bit) in the data that it transfers to the PCI Bus. This bit is ignored if the HDLC channel is
set into Transparent mode (RTRANS = 1).
0 = send FCS to the PCI Bus
1 = do not send the FCS to the PCI Bus
Bit 7 / Receive Abort Disable (RABTD).
When this bit is set low, the HDLC engine will examine the
incoming data stream for the Abort sequence, which are seven or more consecutive ones. When this bit is
set high, the incoming data stream is not examined for the Abort sequence and if an incoming Abort
sequence is received, no action will be taken. This bit is ignored when the HDLC engine is configured in
the Transparent Mode (RTRANS = 1).
Bit 8 / Receive Zero Destuffing Disable (RZDD).
When this bit is set low, the HDLC engine will zero
destuff the incoming data stream. When this bit is set high, the HDLC engine will not zero destuff the
incoming data stream. This bit is ignored when the HDLC engine is configured in the Transparent Mode
(RTRANS = 1).
相關PDF資料
PDF描述
DS3160 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
DS3171 Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers
DS3171N Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers
DS3172 Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers
DS3172N Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers
相關代理商/技術參數(shù)
參數(shù)描述
DS-313PIN 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog Miscellaneous
DS-313-PIN 功能描述:信號調(diào)節(jié) RoHS:否 制造商:EPCOS 產(chǎn)品:Duplexers 頻率:782 MHz, 751 MHz 頻率范圍: 電壓額定值: 帶寬: 阻抗:50 Ohms 端接類型:SMD/SMT 封裝 / 箱體:2.5 mm x 2 mm 工作溫度范圍:- 30 C to + 85 C 封裝:Reel
DS31400 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:8-Input, 14-Output, Dual DPLL Timing IC with Sub-ps Output Jitter
DS31400DK 功能描述:時鐘和定時器開發(fā)工具 DS31400 Dev Kit RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V
DS31400GN 功能描述:計時器和支持產(chǎn)品 Not Available From Mouser RoHS:否 制造商:Micrel 類型:Standard 封裝 / 箱體:SOT-23 內(nèi)部定時器數(shù)量:1 電源電壓-最大:18 V 電源電壓-最小:2.7 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Reel