- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376976 > DS3134 Chateau Channelized T1 And E1 And HDLC Controller PDF資料下載
參數(shù)資料
| 型號： | DS3134 |
| 英文描述： | Chateau Channelized T1 And E1 And HDLC Controller |
| 中文描述： | 不推薦用于新設計 |
| 文件頁數(shù)： | 59/203頁 |
| 文件大小： | 777K |
| 代理商： | DS3134 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁當前第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁
DS3134
59 of 203
Bit 6 / Sync Select Bit 0 (TSS0).
Bit 7 / Sync Select Bit 1 (TSS1).
These 2 bits select the mode in which each port is to be operated. Each port can be configured to accept
24, 32, 64, or 128 DS0 channels at an 8 kHz rate. These bits are ignored if the port has been configured
to operate in an unchannelized fashion (TUEN = 1).
00 = T1 Mode (24 DS0 channels & 193 RC clocks in between TS sync signals)
01 = E1 Mode (32 DS0 channels & 256 RC clocks in between TS sync signals)
10 = 4.096 MHz Mode (64 DS0 channels & 512 RC clocks in between TS sync signals)
11 = 8.192 MHz Mode (128 DS0 channels & 1024 RC clocks in between TS sync signals)
Bit 8 / Port 0 High Speed Mode (TP0(1)HS).
If enabled, the Port 0(1) Layer 1 State Machine logic is
defeated and TC0(1) and TD0(1) are routed to some dedicated high speed HDLC processing logic. Only
present in TP0CR and TP1CR. Bit 8 is not assigned in Ports 2 through 15.
0 = disabled
1 = enabled
Bit 9 / Unchannelized Enable (TUEN).
When enabled, this bit forces the port to operate in an
unchannelized fashion. When disabled, the port will operate in a channelized mode. This bit overrides
the Transmit Channel Enable (TCHEN) bit in the Transmit Layer 1 Configuration (T[n]CFG[j]) registers
which are described in Section 5.3.
0 = channelized mode
1 = unchannelized mode
Bit 10 / Unchannelized Network Loopback Enable (UNLB).
See Figure 5.1A for details. This
loopback cannot be used for ports 0 & 1 when they are being operated at speeds greater than 10 MHz.
0 = loopback disabled
1 = loopback enabled
Bit 11 / Unchannelized BERT Select (TUBS).
This bit is ignored if TUEN = 0. This bit overrides the
Transmit BERT (TBERT) bit in the Transmit Layer 1 Configuration (T[n]CFG[j]) registers which are
described in Section 5.3.
0 = source transmit data from the HDLC controller
1 = source transmit data from the BERT block
Bit 14 / Interrupt Enable for TCOFA (IETC).
0 = interrupt masked
1 = interrupt enabled
Bit 15 / COFA Status Bit (TCOFA).
This
latched read only status bit will be set if a
C
hange
O
f
F
rame
A
lignment is detected. A COFA is detected by sensing that a sync pulse has occurred during a clock
period that was not the first bit of the 193/256/512/1024 bit frame. This bit will be reset when read and it
will not be set again until another COFA has occurred.
相關PDF資料 |
PDF描述 |
|---|---|
| DS3160 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| DS3171 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3171N | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3172 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3172N | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS-313PIN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog Miscellaneous |
| DS-313-PIN | 功能描述:信號調(diào)節(jié) RoHS:否 制造商:EPCOS 產(chǎn)品:Duplexers 頻率:782 MHz, 751 MHz 頻率范圍: 電壓額定值: 帶寬: 阻抗:50 Ohms 端接類型:SMD/SMT 封裝 / 箱體:2.5 mm x 2 mm 工作溫度范圍:- 30 C to + 85 C 封裝:Reel |
| DS31400 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:8-Input, 14-Output, Dual DPLL Timing IC with Sub-ps Output Jitter |
| DS31400DK | 功能描述:時鐘和定時器開發(fā)工具 DS31400 Dev Kit RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| DS31400GN | 功能描述:計時器和支持產(chǎn)品 Not Available From Mouser RoHS:否 制造商:Micrel 類型:Standard 封裝 / 箱體:SOT-23 內(nèi)部定時器數(shù)量:1 電源電壓-最大:18 V 電源電壓-最小:2.7 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。