- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11568 > IDT82V2108PX8 (IDT, Integrated Device Technology Inc)IC FRAMER T1/J1/E1 8CH 128-PQFP PDF資料下載
參數(shù)資料
| 型號： | IDT82V2108PX8 |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 224/292頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FRAMER T1/J1/E1 8CH 128-PQFP |
| 標(biāo)準(zhǔn)包裝： | 500 |
| 控制器類型： | T1/E1/J1 調(diào)幀器 |
| 接口： | 并聯(lián) |
| 電源電壓： | 2.97 V ~ 3.63 V |
| 電流 - 電源： | 160mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-BFQFP |
| 供應(yīng)商設(shè)備封裝： | 128-PQFP（14x20） |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 82V2108PX8 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁當(dāng)前第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Functional Description
27
March 5, 2009
3.9.2
T1/J1 MODE
When the frame is synchronized, the signaling is located in the Bit 8
of Frame 6 (A bit) and Frame 12 (B bit) in SF format, and is located in
the Bit 8 of Frame 6 (A bit), Frame 12 (B bit), Frame 18 (C bit) and
signaling format is chosen by the ESF (b2, T1/J1-040H).
When the RSCKn/RSSIGn/MRSSIG[1:2] pins are used as the sig-
naling output, i.e. in Receive Clock Slave External Signaling mode or in
Receive Multiplex mode, the signaling codeword (AB or ABCD) is
clocked out in the lower nibble of the channel with its corresponding data
serializing on the RSDn/MRSD[1:2] pins (as shown in the Figure - 6).
However, in SF format, the signaling C and D are the repetition of signal-
ing A and B.
When the COSS (b6, T1/J1-040H) bit is logic 1, all the COSS[24:1]
(b7~0, T1/J1-041H and b7~0, T1/J1-042H and b7~0, T1/J1-043H) in the
Receive CAS/RBS Buffer registers will reflect the change of the signal-
ing of each channel respectively.
When the COSS (b6, T1/J1-040H) bit is logic 0, the Receive CAS/
RBS Buffer indirect registers (from 01H to 58H of RCRB indirect regis-
rect register is specified by the A[6:0] (b6~0, T1/J1-042H). Whether the
data is read from or written into the specified indirect register is deter-
mined by the R/WB (b7, T1/J1-042H) and the data is in the D[7:0] (b7~0,
T1/J1-043H). The indirect registers have a read/write cycle. Before the
read/write operation is completed, the BUSY (b7, T1/J1-041H) will be
set. New operations on the indirect registers can only be done when the
BUSY (b7, T1/J1-041H) is cleared. The read/write cycle is 650 ns.
The indirect registers are divided into three segments: two seg-
ments (from 01H to 18H & from 21H to 38H) contain the signaling bits of
each channel; another segment (from 41H to 58H) contains the signal-
ing debounce configuration of each channel.
A three-superframe capacity buffer is used for signaling debounce
and signaling freezing.
Signaling debounce will be performed by setting the DEB (b0, T1/
J1-RCRB-indirect registers - 41~58H). The DEB (b0, T1/J1-RCRB-indi-
rect registers - 41~58H) is activated when the PCCE (b0, T1/J1-040H) is
set. The signaling bits are updated only when 2 consecutive SF/ESF sig-
naling bits of a channel are the same.
Signaling freeze will remain the signaling automatically when it is
out of SF/ESF sync or in unframed mode.
The signaling bits are extracted to the A, B, C, D (b3~0, T1/J1-
RCRB-indirect registers - 01~18H or b3~0, T1/J1-RCRB-indirect regis-
ters - 21~38H).
There is a maximum 2 ms delay between the transition of the
COSS[n] (T1/J1-041H and T1/J1-042H and T1/J1-043H) and the updat-
ing of the A, B, C, D code in the corresponding indirect registers (b3~0,
T1/J1-RCRB-indirect registers - 21~38H). To avoid this 2 ms delay,
users can read the corresponding b3~0 in the T1/J1-RCRB-indirect reg-
isters - (01~18H) first. If the value of these four bits are different from the
previous A, B, C, D code, then the content of b3~0 in the T1/J1-RCRB-
indirect registers - (01~18H) is the updated A, B, C, D code. If the con-
tent of the four bits is the same as the previous A, B, C, D code, then
users should read the b3~0 in the T1/J1-RCRB-indirect registers -
(21~38H) to get the updated A, B, C, D code.
Any one of the 24-channels signaling change will cause an interrupt
on the INT pin if the SIGE (b5, T1/J1-040H) is set.
Figure 8. Signaling Output in T1/J1 Mode
Channel 24
Channel 1
Channel 2
Channel 24
A B C D
RSDn/
MRSD[1:2]
RSSIGn/
MRSSIG[1:2]
F
1 2 3 4 5 6 7 8
Channel 1
F
F-bit or Parity
1 2 3 4 5 6 7 81 2 3 4 5 6 7 8
A B C D
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SST89E54RC-33-C-NJE | IC MCU 8BIT 17KB FLASH 44PLCC |
| SST89E52RC-33-C-NJE | IC MCU 8BIT 9KB FLASH 44PLCC |
| PIC16F1936T-I/MV | IC MCU 8BIT 14KB FLASH 28UQFN |
| VE-27J-IX-S | CONVERTER MOD DC/DC 36V 75W |
| VE-27H-IX-S | CONVERTER MOD DC/DC 52V 75W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82V2108PXG | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PXG8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2604 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:INVERSE MULTIPLEXING FOR ATM IDT82V2604 |
| IDT82V2604BB | 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標(biāo)準(zhǔn)包裝:3,000 系列:- 應(yīng)用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2 |
| IDT82V2604BBG | 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標(biāo)準(zhǔn)包裝:3,000 系列:- 應(yīng)用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。