- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11568 > IDT82V2108PX8 (IDT, Integrated Device Technology Inc)IC FRAMER T1/J1/E1 8CH 128-PQFP PDF資料下載
參數(shù)資料
| 型號： | IDT82V2108PX8 |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 225/292頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FRAMER T1/J1/E1 8CH 128-PQFP |
| 標準包裝： | 500 |
| 控制器類型： | T1/E1/J1 調(diào)幀器 |
| 接口： | 并聯(lián) |
| 電源電壓： | 2.97 V ~ 3.63 V |
| 電流 - 電源： | 160mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-BFQFP |
| 供應(yīng)商設(shè)備封裝： | 128-PQFP（14x20） |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 82V2108PX8 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁當前第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Functional Description
28
March 5, 2009
3.10
RECEIVE PAYLOAD CONTROL (RPLC)
Different test patterns can be inserted in the received data stream
or the received data stream can be extracted to the PRBS Generator/
Detector for test in this block. The Receive Payload Control of each
framer operates independently.
3.10.1
E1 MODE
To enable the test for the received data stream, the PCCE (b0, E1-
05CH) must be set to activate the setting in the indirect registers (from
20H to 7FH of RPLC indirect registers). The following methods can be
executed for test on a per-TS basis:
- Selected by the PRGDSEL[2:0] (b7~5, E1-00CH), the received
data of one of the eight framers will be extracted to the PRBS Generator/
Detector when the RXPATGEN (b2, E1-00CH) is ‘0’. The received data
can be extracted in framed or unframed mode, as determined by the
UNF_DET (b0, E1-00CH). In unframed mode, all the 32 time slots are
extracted and the per-timeslot configuration in the TEST (b7, E1-RPLC-
indirect registers - 20~3FH) is ignored. In framed mode, the received
data will only be extracted on the time slot configured by the TEST (b7,
E1-RPLC-indirect registers - 20~3FH). Refer to Chapter 3.12 PRBS
Generator / Detector (PRGD) for details.
- Replace the data that will be output on the RSDn/MRSD pin with
the value in the DTRK[7:0] (b7~0, E1-RPLC-indirect registers - 40~5FH)
when the DTRKC/NxTS (b6, E1-RPLC-indirect registers - 20~3FH) of
the corresponding time slot is logic 1. (When it is out of Basic Frame
synchronization, the value in the DTRK[7:0] [b7~0, E1-RPLC-indirect
registers - 40~5FH] will replace the data automatically if the AUTOOOF
[b1, E1-000H] is set. Or, when it is out of Basic Frame synchronization
for 100 ms, the value in the DTRK[7:0] [b7~0, E1-RPLC-indirect regis-
ters - 40~5FH] will replace the data automatically if the AUTORED (b2,
000H) is set. These two kinds of data replacements can be executed
even if the PCCE [b0, E1-05CH] is disabled and they replace all the time
slots.)
- Replace the data that will be output on the RSDn/MRSD pin with
the -law or A-law milliwatt pattern when the DMW (b4, E1-RPLC-indi-
rect register - 20~3FH) of the corresponding time slot is logic 1. (The mil-
liwatt pattern can be A-law or -law, as chosen by the DMWALAW [b3,
- Selected by the PRGDSEL[2:0] (b7~5, E1-00CH), the test pattern
from the PRBS Generator/Detector will replace the received data of one
of the eight framers when the RXPATGEN (b2, E1-00CH) is ‘1’. The test
pattern can replace the received data in framed or unframed mode, as
determined by the UNF_GEN (b1, E1-00CH). In unframed mode, all 32
time slots are replaced and the per-timeslot configuration in the TEST
(b7, E1-RPLC-indirect registers - 20~3FH) is ignored. In framed mode,
the received data will only replace the time slot configured by the TEST
(b7, E1-RPLC-indirect registers - 20~3FH). Refer to the section of PRBS
GENERATOR / DETECTOR (PRGD) for details.
- Invert the most significant bit, the even bits and/or odd bits that
will be output on the RSDn pin when the SIGNINV and the RINV[1:0]
(b2~0, E1-RPLC-indirect registers - 20~3FH) of the corresponding time
slot are set.
(The above methods are arranged from highest to lowest in prior-
ity.)
- Replace the signaling that will be output on the RSSIGn pin with
the value in the A, B, C, D (b3~0, E1-RPLC-indirect registers - 61~7FH)
when the STRKC (b5, E1-RPLC-indirect registers - 20~3FH) of the cor-
responding time slot allows.
The data and signaling of all time slots will be replaced with the set-
ting in the DTRK[7:0] (b7~0, E1-RPLC-indirect registers - 40~5FH) and
the A, B, C, D (b3~0, E1-RPLC-indirect registers - 61~7FH) respectively
when the RXMTKC (b0, E1-001H) is set. To enable this function, PCCE
(b0, E1-05CH) must be set to ‘1’.
Addressed by the A[6:0] (b6~0, E1-05EH), the data read from or
written into the indirect registers is in the D[7:0] (b7~0, E1-05FH). The
read or write operation is determined by the R/WB (b7, E1-05EH). The
indirect registers have a read/write cycle. Before the read/write opera-
tion is completed, the BUSY (b7, E1-05DH) will be set. New operations
on the indirect registers can only be implemented when the BUSY (b7,
E1-05DH) is cleared. The read/write cycle is 490 ns.
Table 8: A-Law Digital Milliwatt Pattern
Bit 0
Bit 1
Bit 2
Bit 3
Bit 4
Bit 5
Bit 6
Bit 7
00
110
100
00
100
001
00
100
001
00
110
100
10
110
100
10
100
001
10
100
001
10
110
100
Table 9: -Law Digital Milliwatt Pattern
Bit 0
Bit 1
Bit 2
Bit 3
Bit 4
Bit 5
Bit 6
Bit 7
00
011
110
00
001
011
00
001
011
00
011
110
10
011
110
10
001
011
10
001
011
10
011
110
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SST89E54RC-33-C-NJE | IC MCU 8BIT 17KB FLASH 44PLCC |
| SST89E52RC-33-C-NJE | IC MCU 8BIT 9KB FLASH 44PLCC |
| PIC16F1936T-I/MV | IC MCU 8BIT 14KB FLASH 28UQFN |
| VE-27J-IX-S | CONVERTER MOD DC/DC 36V 75W |
| VE-27H-IX-S | CONVERTER MOD DC/DC 52V 75W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82V2108PXG | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PXG8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2604 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:INVERSE MULTIPLEXING FOR ATM IDT82V2604 |
| IDT82V2604BB | 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標準包裝:3,000 系列:- 應(yīng)用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2 |
| IDT82V2604BBG | 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標準包裝:3,000 系列:- 應(yīng)用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。