- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11568 > IDT82V2108PX8 (IDT, Integrated Device Technology Inc)IC FRAMER T1/J1/E1 8CH 128-PQFP PDF資料下載
參數(shù)資料
| 型號： | IDT82V2108PX8 |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 284/292頁 |
| 文件大小： | 0K |
| 描述： | IC FRAMER T1/J1/E1 8CH 128-PQFP |
| 標準包裝： | 500 |
| 控制器類型： | T1/E1/J1 調幀器 |
| 接口： | 并聯(lián) |
| 電源電壓： | 2.97 V ~ 3.63 V |
| 電流 - 電源： | 160mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-BFQFP |
| 供應商設備封裝： | 128-PQFP（14x20） |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 82V2108PX8 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁當前第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Functional Description
81
March 5, 2009
3.15.2
T1/J1 MODE
In T1/J1 mode, the data to be transmitted can be either the Super
Frame (SF) or the Extended Super Frame (ESF) format. The selection is
made by the ESF (b4, T1/J1-044H).
The SF/ESF is generated on the base of the UF (b6, T1/J1-046H)
and the FDIS (b3, T1/J1-006H) are logic 0, that is, the F-bit can be
replaced with the Frame Alignment Pattern, DL and CRC-6 (the DL and
CRC-6 bits only exist in the ESF format). Thus, the FAS can be replaced
in its position when the FBITBYP (b2, T1/J1-006H) is logic 0. In the SF
format, the Frame Alignment Pattern is ‘10001101110X’ and replaces
the F-bit of each frame input from the TSDn pin (refer to Table 3). In the
ESF format, the Frame Alignment Pattern is ‘001011’ and replaces the
F-bit in every 4th frame starting with Frame 4. The CRC-6 will replace
the F-bit in every 4th frame starting with Frame 2 if the CRCBYP (b1, T1/
J1-006H) is logic 0. The CRC-6 algorithm is chosen between the T1
standard and the J1 standard by the J1_CRC (b6, T1/J1-044H). The DL
bits will replace the F-bit in every other frame starting with Frame 1 when
the FDLBYP (b0, T1/J1-006H) is logic 0 (refer to Table 4).
Before the data coming into the Frame Generator, if the SIGC[1:0]
(b7~6, T1/J1-TPLC-indirect registers - 31~48H) select the signaling bit
input from the TSDn pin to be replaced with the signaling input from the
TSSIGn pin, the signaling bit of all channels can be replaced with the
signaling of the 1st frame when the SIGAEN (b5, T1/J1-006H) is set.
This configuration is to avoid the signaling change in the middle of a SF/
ESF.
The data input from the TSDn pin will be replaced by the code set
in the IDLE[7:0] (b7~0, T1/J1-TPLC-indirect registers - 19~30H) when
the MTRK (b7, T1/J1-044H) is set. When the MTRK (b7, T1/J1-044H) is
set, the signaling bits of all channels may also be replaced by the signal-
ing input from the TSSIGn pin or the data set in the A, B, C, D (b3~0, T1/
J1-TPLC-indirect registers - 31~48H) according to the setting in the
SIGC[1:0] (b7~6, T1/J1-TPLC-indirect registers - 31~48H). The MTRK
(b7, T1/J1-044H) takes effect only when the PCCE (b0, T1/J1-030H) in
the TPLC is logic 1.
Configured by the TXMFP (b1, T1/J1-00AH), a mimic pattern can
be inserted in the 1st bit of each channel. The content of the mimic pat-
tern is the same as the F-bit. The mimic pattern insertion is for diagnos-
tic purposes.
The Yellow alarm signal can be inserted in the data stream to be
transmitted when the XYEL (b2, T1/J1-045H) is enabled. The alarm sig-
nal pattern is chosen between the T1 and J1 mode by the J1_YEL (b5,
T1/J1-044H). The pattern is:
- In T1 SF format: Transmit the logic 0 on the 2nd bit of each chan-
nel.
- In J1 SF format: Transmit the logic 1 on the 12th F-bit.
- In T1 ESF format: Transmit the ‘FF00’ on each DL of F-bit.
- In J1 ESF format: Transmit the ‘FFFF’ on each DL of F-bit.
The Yellow alarm signal can also be inserted automatically by set-
ting the AUTOYELLOW (b3, T1/J1-000H) when Red alarm is declared in
the received data stream.
In the ESF format, if the Yellow alarm signal is stopped by setting
the XYEL (b2, T1/J1-045H) to be logic 0, a Yellow alarm disabled pattern
will be transmitted automatically. In T1 mode, the pattern is ‘FFFF’. In J1
mode, the pattern is ‘FF7E’. The disable pattern should be repeated 16
times before the BOC (refer to Chapter 3.17 Bit-Oriented Message
Transmitter (TBOM) - T1/J1 Only) or the HDLC bits (refer to
Chapter 3.16 HDLC Transmitter (THDLC)) are inserted in the DL bit.
The Yellow alarm takes the highest priority in these three kinds of inser-
tion.
If there are no Yellow alarm signal, no BOC, no HDLC bits or no
TPLC insertion in the DL of the F-bit, the DL position will be forced to
transmit ‘FFFF’ in T1 mode or ‘7E7E’ in J1 mode continuously.
A FIFO is employed in the Frame Generator to store the data
stream to be transmitted. The FIFO can be initiated by setting the
FRESH (b7, T1/J1-006H).
Table 38: Interrupt Summary in E1 Mode
No.
Interrupt Sources
Indication Bits
Interrupt Mask Bits
1 The end of the first frame of a Signaling Multi-Frame is input to the Frame Generator when Signaling Multi-
Frame is generated and coincides with the CRC Multi-Frame.
SIGMFI(b4, E1-045H) SIGMFE(b4, E1-044H)
2 The end of the first frame of a CRC-4 Multi-Frame is input to the Frame Generator when CRC Multi-Frame is
generated.
MFI(b2, E1-045H)
MFE(b4, E1-044H)
3 The end of the first frame of a CRC-4 Sub Multi-Frame is input to the Frame Generator when CRC Multi-Frame
is generated.
SMFI(b1, E1-045H)
SMFE(b4, E1-044H)
4 The boundary of a FAS is input to the Frame Generator when Basic Frame is generated.
FASI (b3, E1-045H)
FASE(b4, E1-044H)
相關PDF資料 |
PDF描述 |
|---|---|
| SST89E54RC-33-C-NJE | IC MCU 8BIT 17KB FLASH 44PLCC |
| SST89E52RC-33-C-NJE | IC MCU 8BIT 9KB FLASH 44PLCC |
| PIC16F1936T-I/MV | IC MCU 8BIT 14KB FLASH 28UQFN |
| VE-27J-IX-S | CONVERTER MOD DC/DC 36V 75W |
| VE-27H-IX-S | CONVERTER MOD DC/DC 52V 75W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82V2108PXG | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應商設備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PXG8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應商設備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2604 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:INVERSE MULTIPLEXING FOR ATM IDT82V2604 |
| IDT82V2604BB | 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標準包裝:3,000 系列:- 應用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應商設備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2 |
| IDT82V2604BBG | 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標準包裝:3,000 系列:- 應用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應商設備封裝:24-QFN 裸露焊盤（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2 |
發(fā)布緊急采購，3分鐘左右您將得到回復。