Table of Contents
Data Sheet
MC68HC908SR12MC68HC08SR12 — Rev. 5.0
10
Table of Contents
Freescale Semiconductor
7.7.3
7.7.4
7.7.5
7.7.6
Oscillator Enable Signal (SIMOSCEN). . . . . . . . . . . . . . . .109
CGM Oscillator Clock (CGMXCLK) . . . . . . . . . . . . . . . . . .109
CGM Reference Clock (CGMRCLK) . . . . . . . . . . . . . . . . .109
Oscillator Clock to Time Base Module (OSCCLK) . . . . . . .109
7.8
7.8.1
7.8.2
Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110
7.9
Oscillator During Break Mode. . . . . . . . . . . . . . . . . . . . . . . . .110
Section 8. Clock Generator Module (CGM)
8.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
8.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112
8.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
8.4
8.4.1
8.4.2
8.4.3
8.4.4
8.4.5
8.4.6
8.4.7
8.4.8
8.4.9
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
Oscillator Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . .116
PLL Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . .118
Manual and Automatic PLL Bandwidth Modes. . . . . . . . . .118
Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . .120
Special Programming Exceptions . . . . . . . . . . . . . . . . . . .124
Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . .124
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . .125
8.5
8.5.1
8.5.2
8.5.3
8.5.4
8.5.5
8.5.6
8.5.7
8.5.8
I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . .126
PLL Analog Power Pin (V
DDA
) . . . . . . . . . . . . . . . . . . . . . .126
PLL Analog Ground Pin (V
SSA
) . . . . . . . . . . . . . . . . . . . . .126
Oscillator Output Frequency Signal (CGMXCLK) . . . . . . .126
CGM Reference Clock (CGMRCLK) . . . . . . . . . . . . . . . . .126
CGM VCO Clock Output (CGMVCLK). . . . . . . . . . . . . . . .127
CGM Base Clock Output (CGMOUT). . . . . . . . . . . . . . . . .127
CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . .127
8.6
8.6.1
CGM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .127
PLL Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .128