List of Figures
Data Sheet
MC68HC908SR12MC68HC08SR12 — Rev. 5.0
28
List of Figures
Freescale Semiconductor
Figure
Title
Page
13-9
13-10 PWM Phase Control Register (PWMPCR). . . . . . . . . . . . . . .220
PWM Data Register 2 (PWMDR2) . . . . . . . . . . . . . . . . . . . . .219
14-1
14-2
14-3
14-4
14-5
Analog Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . .222
Analog Module I/O Register Summary. . . . . . . . . . . . . . . . . .223
Analog Module Control Register (AMCR). . . . . . . . . . . . . . . .226
Analog Module Gain Control Register (AMGCR) . . . . . . . . . .227
Analog Module Status and Control Register (AMSCR) . . . . .229
15-1
15-2
15-3
15-4
15-5
15-6
15-7
15-8
15-9
15-10 ADC Scan Control Register (ADASCR) . . . . . . . . . . . . . . . . .248
ADC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .233
ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .235
ADC Status and Control Register (ADSCR). . . . . . . . . . . . . .242
ADC Clock Control Register (ADICLK). . . . . . . . . . . . . . . . . .244
ADRH0 and ADRL0 in 8-Bit Truncated Mode. . . . . . . . . . . . .246
ADRH0 and ADRL0 in Right Justified Mode. . . . . . . . . . . . . .246
ADRH0 and ADRL0 in Left Justified Mode. . . . . . . . . . . . . . .247
ADRH0 and ADRL0 in Left Justified Sign Data Mode . . . . . .247
ADC Data Register Low 1 to 3 (ADRL1–ADRL3). . . . . . . . . .248
16-1
16-2
16-3
16-4
16-5
16-6
16-7
16-8
16-9
16-10 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . .277
16-11 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . .279
16-12 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . .282
16-13 Flag Clearing Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . .285
16-14 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . .286
16-15 SCI Data Register (SCDR). . . . . . . . . . . . . . . . . . . . . . . . . . .287
16-16 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . .288
SCI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .255
SCI I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .256
SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
SCI Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258
SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . .263
Receiver Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . . . .264
Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .267
Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268
SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . .274