MC68HC908SR12MC68HC08SR12 — Rev. 5.0
Data Sheet
Freescale Semiconductor
Multi-Master IIC Interface (MMIIC)
291
Data Sheet — MC68HC908SR12MC68HC08SR12
Section 17. Multi-Master IIC Interface (MMIIC)
17.1 Contents
17.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .292
17.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
17.4
I/O Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
17.5
Multi-Master IIC System Configuration. . . . . . . . . . . . . . . . . .295
17.6
17.6.1
17.6.2
17.6.3
17.6.4
17.6.5
17.6.6
17.6.7
17.6.8
17.6.9
Multi-Master IIC Bus Protocol. . . . . . . . . . . . . . . . . . . . . . . . .295
START Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .296
Slave Address Transmission . . . . . . . . . . . . . . . . . . . . . . .296
Data Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .296
Repeated START Signal . . . . . . . . . . . . . . . . . . . . . . . . . .297
STOP Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297
Arbitration Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . .297
Clock Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
Handshaking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .298
Packet Error Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
17.7
17.7.1
17.7.2
17.7.3
17.7.4
17.7.5
17.7.6
17.7.7
17.7.8
MMIIC I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .299
MMIIC Address Register (MMADR) . . . . . . . . . . . . . . . . . .299
MMIIC Control Register 1 (MMCR1) . . . . . . . . . . . . . . . . .301
MMIIC Control Register 2 (MMCR2) . . . . . . . . . . . . . . . . .303
MMIIC Status Register (MMSR). . . . . . . . . . . . . . . . . . . . .305
MMIIC Data Transmit Register (MMDTR) . . . . . . . . . . . . .307
MMIIC Data Receive Register (MMDRR). . . . . . . . . . . . . .308
MMIIC CRC Data Register (MMCRCDR). . . . . . . . . . . . . .309
MMIIC Frequency Divider Register (MMFDR) . . . . . . . . . .310
17.8
17.8.1
Program Algorithm. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .311
Data Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .312
17.9
SMBus Protocols with PEC and without PEC. . . . . . . . . . . . .313