Table of Contents
MC68HC908SR12MC68HC08SR12 — Rev. 5.0
Data Sheet
Freescale Semiconductor
Table of Contents
13
Section 11. Timer Interface Module (TIM)
11.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .181
11.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182
11.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .182
11.4
Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183
11.5
11.5.1
11.5.2
11.5.3
11.5.3.1
11.5.3.2
11.5.4
11.5.4.1
11.5.4.2
11.5.4.3
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183
TIM Counter Prescaler. . . . . . . . . . . . . . . . . . . . . . . . . . . .187
Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .187
Output Compare. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .188
Unbuffered Output Compare . . . . . . . . . . . . . . . . . . . . .188
Buffered Output Compare . . . . . . . . . . . . . . . . . . . . . . .189
Pulse Width Modulation (PWM) . . . . . . . . . . . . . . . . . . . . .189
Unbuffered PWM Signal Generation . . . . . . . . . . . . . . .190
Buffered PWM Signal Generation . . . . . . . . . . . . . . . . .191
PWM Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . .192
11.6
Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .193
11.7
11.7.1
11.7.2
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .193
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194
11.8
TIM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .194
11.9
I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195
11.10 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195
11.10.1 TIM Status and Control Register . . . . . . . . . . . . . . . . . . . .196
11.10.2 TIM Counter Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . .198
11.10.3 TIM Counter Modulo Registers . . . . . . . . . . . . . . . . . . . . .199
11.10.4 TIM Channel Status and Control Registers . . . . . . . . . . . .200
11.10.5 TIM Channel Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . .203
Section 12. Timebase Module (TBM)
12.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205
12.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205