- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄25638 > MR80C32-12:D (ATMEL CORP) 8-BIT, 12 MHz, MICROCONTROLLER, CQCC44 PDF資料下載
參數(shù)資料
| 型號： | MR80C32-12:D |
| 廠商： | ATMEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, 12 MHz, MICROCONTROLLER, CQCC44 |
| 封裝： | LCC-44 |
| 文件頁數(shù)： | 108/336頁 |
| 文件大?。?/td> | 8801K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁當前第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁
196
ATmega16M1/32M1/64M1 [DATASHEET]
8209E–AVR–11/2012
sent, the transmission begins. A Rx Response order can be sent up to the reception of the last serial bit of the first
byte (before the stop-bit).
In LIN 1.3, the header slot configures the LINDLR register. In LIN 2.1, the user must configure the LINDLR register,
either LRXDL[3..0] for Rx Response either LTXDL[3..0] for Tx Response.
When the command starts, the controller checks the LIN13 bit of the LINCR register to apply the right rule for com-
puting the checksum. Checksum calculation over the DATA bytes and the PROTECTED IDENTIFIER byte is
called enhanced checksum and it is used for communication with LIN 2.1 slaves. Checksum calculation over the
DATA bytes only is called classic checksum and it is used for communication with LIN 1.3 slaves. Note that identi-
fiers 60 (0x3C) to 63 (0x3F) shall always use classic checksum.
At the end of this reception or transmission, the controller automatically returns to Rx Header / LIN Abort state (that
is LCMD[1..0] = 00) after setting the appropriate flags.
If an LIN error occurs, the reception or the transmission is stopped, the appropriate flags are set and the LIN bus is
left to recessive state.
During these functions, the controller is responsible for:
The initialization of the checksum operator
The transmission or the reception of ‘n’ data with the update of the checksum calculation
The transmission or the checking of the CHECKSUM field
The checking of the Frame_Time_Out
The checking of the LIN communication integrity
While the controller is sending or receiving a response, BREAK and SYNCH fields can be detected and the identi-
fier of this new header will be recorded. Of course, specific errors on the previous response will be maintained with
this identifier reception.
20.4.6.4
Handling data of LIN response
A FIFO data buffer is used for data of the LIN response. After setting all parameters in the LINSEL register,
repeated accesses to the LINDAT register perform data read or data write (c.f. “Data management” on page 205).
Note that LRXDL[3..0] and LTXDL[3..0] are not linked to the data access.
20.4.7
UART commands
Setting the LCMD[2] bit in LINENR register enables UART commands. Tx Byte and Rx Byte services are indepen-
dent as shown in Table 20-1 on page 194.
Byte Transfer: the UART is selected but both Rx and Tx services are disabled
Rx Byte: only the Rx service is enable but Tx service is disabled
Tx Byte: only the Tx service is enable but Rx service is disabled
Full Duplex: the UART is selected and both Rx and Tx services are enabled
This combination of services is controlled by the LCMD[1..0] bits of LINENR register (c.f. Figure 20-5 on page 194).
20.4.7.1
Data handling
The FIFO used for LIN communication is disabled during UART accesses. LRXDL[3..0] and LTXDL[3..0] values of
LINDLR register are then irrelevant. LINDAT register is then used as data register and LINSEL register is not
relevant.
20.4.7.2
Rx service
Once this service is enabled, the user is warned of an in-coming character by the LRXOK flag of LINSIR register.
Reading LINDAT register automatically clears the flag and makes free the second stage of the buffer. If the user
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MR80C32E-36:D | 8-BIT, 36 MHz, MICROCONTROLLER, CQCC44 |
| MR80C52TXXX-16SHXXX:R | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44 |
| MQ80C32E-20:R | 8-BIT, 20 MHz, MICROCONTROLLER, CQFP44 |
| MQ80C52CXXX-16:RD | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQFP44 |
| MF280C51C-25R | 8-BIT, MROM, 25 MHz, MICROCONTROLLER, PQFP44 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MR80C32-16 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
| MR80C32-20 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
| MR80C32-25 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
| MR80C32-30 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
| MR80C32-36 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。