- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367700 > P610ARM-B (Zarlink Semiconductor Inc.) General purpose 32-bit microprocessor PDF資料下載
參數(shù)資料
| 型號： | P610ARM-B |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | General purpose 32-bit microprocessor |
| 中文描述： | 通用32位微處理器 |
| 文件頁數(shù)： | 107/173頁 |
| 文件大?。?/td> | 897K |
| 代理商： | P610ARM-B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁當(dāng)前第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁
Memory Management Unit
ARM610 Data Sheet
9-3
Translation Table Base Register
This holds the physical address of the base of the translation table maintained in main
memory. Note that this base must reside on a 16Kb boundary.
Domain Access Control Register
This consists of sixteen 2-bit fields, each of which defines the access permissions for
one of the sixteen Domains (D15-D0).
Note
The registers not shown are reserved and should not be used.
Fault Status Register
This indicates the domain and type of access being attempted when an abort
occurred. Bits 7:4 specify which of the sixteen domains (D15-D0) was being accessed
when a fault occurred. Bits 3:1 indicate the type of access being attempted. The
encoding of these bits is different for internal and external faults (as indicated by bit 0
in the register) and is shown in
·
Table 9-4: Priority encoding of fault status
9-12. A write to this register flushes the TLB.
on page
Fault Address Register
This holds the virtual address of the access which was attempted when a fault
occurred. A write to this register causes the data written to be treated as an address
and, if it is found in the TLB, the entry is marked as invalid. (This operation is known
as a TLB purge). The Fault Status Register and Fault Address Register are only
updated for data faults, not for prefetch faults.
9.3
Address Translation
The MMU translates virtual addresses generated by the CPU into physical addresses
to access external memory, and also derives and checks the access permission.
Translation information, which consists of both the address translation data and the
Domain Access Control
8
9
0
Control
L D P W
A
C
M
Translation Table Base
0
1
2
3
4
5
6
7
10
11
12
13
14
15
0 0 0 0
Domain
Status
0
1
2
3
4
5
6
7
8
S B
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
Flush TLB
Purge Address
Fault Address
Register
1
write
2
write
3
write
5
read
5
write
6
read
6
write
Fault Status
Figure 9-1: MMU register summary
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| P610ARM-KG | General purpose 32-bit microprocessor |
| P610ARM-KW | General purpose 32-bit microprocessor |
| P6121-AU120 | Incremental Encoders |
| P6111-AP120 | Incremental Encoders |
| P6111-AP192 | Incremental Encoders |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| P610ARM-B/KG/FPNR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MICROPROCESSOR|32-BIT|CMOS|QFP|144PIN|PLASTIC |
| P610ARM-B/KW/FPNR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MICROPROCESSOR|32-BIT|CMOS|QFP|144PIN|PLASTIC |
| P610ARM-FPNR | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:General purpose 32-bit microprocessor |
| P610ARM-KG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:General purpose 32-bit microprocessor |
| P610ARM-KW | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:General purpose 32-bit microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。