參數資料
| 型號： | PI7C9X20303ULAZPE |
| 廠商： | Pericom |
| 文件頁數： | 42/77頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PCIE PACKET SWITCH 132TQFN |
| 標準包裝： | 168 |
| 系列： | UltraLo™ |
| 應用： | 封裝開關，3 端口/3 線道 |
| 接口： | PCI Express |
| 封裝/外殼： | 132-VFQFN 雙排裸露焊盤 |
| 供應商設備封裝： | 132-TQFN-EP（10x10） |
| 包裝： | 托盤 |
| 安裝類型： | 表面貼裝 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁
PI7C9X20303UL
3Port-3Lane PCI Express Switch
UltraLo
TM Family
Datasheet
Page 47 of 77
August 2009 – Revision 1.1
Pericom Semiconductor
15:0
SSVID
RO
It indicates the sub-system vendor id. The default value may be changed by
SMBus or auto-loading from EEPROM.
Reset to 0000h.
7.2.59
SUBSYSTEM ID REGISTER – OFFSET C4h
BIT
FUNCTION
TYPE
DESCRIPTION
31:16
SSID
RO
It indicates the sub-system device id. The default value may be changed by
SMBus or auto-loading from EEPROM.
Reset to 0000h.
7.2.60
GPIO CONTROL REGISTER – OFFSET D8h (Upstream Port Only)
BIT
FUNCTION
TYPE
DESCRIPTION
0
GPIO [0] Input
RO
State of GPIO [0] pin
1
GPIO [0] Output
Enable
RW
0b: GPIO [0] is an input pin
1b: GPIO [0] is an output pin
Reset to 0b.
2
GPIO [0] Output
Register
RW
Value of this bit will be output to GPIO [0] pin if GPIO [0] is configured as
an output pin.
Reset to 0b.
3
Reserved
RO
Reset to 0b.
4
GPIO [1] Input
RO
State of GPIO [1] pin.
5
GPIO [1] Output
Enable
RW
0b: GPIO [1] is an input pin
1b: GPIO [1] is an output pin
Reset to 0b.
6
GPIO [1] Output
Register
RW
Value of this bit will be output to GPIO [1] pin if GPIO [1] is configured as
an output pin.
Reset to 0b.
7
Reserved
RO
Reset to 0b.
8
GPIO [2] Input
RO
State of GPIO [2] pin
9
GPIO [2] Output
Enable
RW
0b: GPIO [2] is an input pin
1b: GPIO [2] is an output pin
Reset to 0b.
10
GPIO [2] Output
Register
RW
Value of this bit will be output to GPIO [2] pin if GPIO [2] is configured as
an output pin.
Reset to 0b.
11
Reserved
RO
Reset to 0b.
12
GPIO [3] Input
RO
State of GPIO [3] pin.
13
GPIO [3] Output
Enable
RW
0b: GPIO [3] is an input pin
1b: GPIO [3] is an output pin
Reset to 0b.
14
GPIO [3] Output
Register
RW
Value of this bit will be output to GPIO [3] pin if GPIO [3] is configured as
an output pin.
Reset to 0b.
15
Reserved
RO
Reset to 0b.
16
GPIO [4] Input
RO
State of GPIO [4] pin.
相關PDF資料 |
PDF描述 |
|---|---|
| PI7C9X20404GPBNBE | IC PCIE PACKET SWITCH 148LFBGA |
| PI7C9X20404SLCFDE | IC PCIE PACKET SWITCH 128LQFP |
| PI7C9X20505GPBNDE | IC PCIE PACKET SWITCH 256BGA |
| PI7C9X20508GPBNDE | IC PCIE PACKET SWITCH 256BGA |
| PI7C9X440SLBFDE | IC PCIE-TO-USB 2.0 CTRLR 128LQFP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PI7C9X20303ULAZPEX | 功能描述:外圍驅動器與原件 - PCI 3port 3lane PCIe Packet Switch RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
| PI7C9X20404GPANBE | 制造商:Pericom Semiconductor Corporation 功能描述:4PORT 4LANE PCIE PACKETSWITCH - Trays |
| PI7C9X20404GPBNBE | 功能描述:外圍驅動器與原件 - PCI 4port 4lane PCIe PacketSwitch RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
| PI7C9X20404SLCEVB | 制造商:Pericom Semiconductor Corporation 功能描述:PCIE 4 PORT SWITCH EVAL BOARD - Boxed Product (Development Kits) |
| PI7C9X20404SLCFDE | 功能描述:外圍驅動器與原件 - PCI 4port 4lane PCIe Packet Switch RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。