- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378056 > PM73488 (PMC-SIERRA INC) 5 Gbit/s ATM Switch Fabric Element PDF資料下載
參數(shù)資料
| 型號： | PM73488 |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | 5 Gbit/s ATM Switch Fabric Element |
| 中文描述： | ATM SWITCHING CIRCUIT, PBGA596 |
| 封裝： | EPBGA-596 |
| 文件頁數(shù)： | 95/135頁 |
| 文件大小： | 1735K |
| 代理商： | PM73488 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當(dāng)前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁
PMC-Sierra, Inc.
PM73488 QSE
L
PMC-980616
Issue 3
5 Gbit/s ATMSwitch Fabric Element
Released
Datasheet
97
9.3.5
MULTICAST_GROUP_OP
Address: 8
h
Type: Read/Write
Format: Refer to the following table.
9.3.6
UC/MC_FAIRNESS_REGISTER
Address: 9-A
h
Type: Read/Write
Format: Refer to the following table.
9.3.7
EXTENDED_CHIP_MODE
Address: B
h
Type: Read/Write
Field (Bits)
Description
Not used
(7:2)
Write with a 0 to maintain future software compatibility.
INC_BIT
(1)
Increment Bit.
1 Autoincrement MULTICAST_GROUP_INDEX_REGISTER (refer to
section “9.3.3 MULTICAST_GROUP_INDEX_REGISTER” on page 96
)
after each operation.
0 Leave MULTICAST_GROUP_INDEX_REGISTER unchanged.
OPERATION_BIT
(0)
Operation Bit.
1
Enables the write of MULTICAST_GROUP_VECTOR_REGISTER to
the multicast group vector equal to the address referenced by
MULTICAST_GROUP_INDEX_REGISTER.
0
Enables the read of MULTICAST_GROUP_VECTOR_REGISTER from
the multicast group vector equal to the address referenced by
MULTICAST_GROUP_INDEX_REGISTER.
Field (Bits)
Description
UPPER PORTS
(15:8)
Suppose a UC cell and an MC cell of the same priority are contending for the
same output port, where the output port number is between 31 and 16. If
x
bits
are set, then the UC cell has an x/8 probability of winning over the MC cell.
For example, if (any) 4 of the 8 bits are set, then a tie is broken randomly with
a 50-50 chance of either one winning. If none of the bits are set, then MC
always wins, and if all the bits are set then UC always wins.
This register resets to 3A
h
.
LOWER PORTS
(7:0)
Same as above, except this register controls output ports between 15 and 0.
Another difference is that this register resets to A3
h
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM7349 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM7350 | Dual Serial Link, PHY Multiplexer |
| PM7350-PI | DUAL SERIAL LINK PHY MULTIPLEXER |
| PM7351 | OCTAL SERIAL LINK MULTIPLEXER |
| PM7351-BI | OCTAL SERIAL LINK MULTIPLEXER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM73488PI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| PM73488-PI | 制造商:Rochester Electronics LLC 功能描述: 制造商:PMC-Sierra 功能描述: |
| PM7349 | 制造商:PMC 制造商全稱:PMC 功能描述:Quad J2, E3 and DS-3 Framer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。