SC140 DSP Core Reference Manual
xi
1-1
2-1
2-2
2-3
2-4
2-5
2-6
2-7
2-8
2-9
2-10
2-11
2-12
2-13
2-14
2-15
2-16
2-17
2-18
2-19
2-20
2-21
2-22
2-23
2-24
2-25
2-26
2-27
2-28
2-29
2-30
2-31
3-1
3-2
SC100 Utilities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9
DALU Programming Model. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7
Write to Data Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-9
Read from Data Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-9
Data Registers Access Width . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-10
MAC Unit Arithmetic Instructions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-10
BFU Instructions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-13
Scaling Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-14
Ln Bit Calculation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-15
Limiting Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-16
Scaling and Limiting Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-16
Arithmetic Saturation and Rounding Operations . . . . . . . . . . . . . . . . . . . . . . . 2-17
Two’s Complement Word Representations . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-19
Rounding Position in Relation to Scaling Mode . . . . . . . . . . . . . . . . . . . . . . . 2-21
Arithmetic Saturation Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-25
Fractional Signed and Unsigned Two’s Complement Multiplication . . . . . . . 2-26
Integer Signed and Unsigned Two’s Complement Multiplication. . . . . . . . . . 2-28
Address Modifier (AM) Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-37
Access Width Support for Address and Register Update Calculations . . . . . . 2-41
Memory Address Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-42
Addressing Modes Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-42
Modulo Register Values for Modulo Addressing Mode . . . . . . . . . . . . . . . . . 2-46
Modulo Register Values for Wrap-Around Modulo Addressing Mode. . . . . . 2-46
AGU Arithmetic Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-47
Bit Mask Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-48
Move Instructions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-50
Data Representation in Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-61
Move Instructions in Big and Little Endian Modes . . . . . . . . . . . . . . . . . . . . . 2-67
Stack Support Instructions in Big and Little Endian Modes . . . . . . . . . . . . . . 2-70
Bit Mask Instructions in Big and Little Endian Modes . . . . . . . . . . . . . . . . . . 2-70
Change-of-Flow Instructions in Big and Little Endian Modes. . . . . . . . . . . . . 2-71
Control Instructions in Big and Little Endian Modes. . . . . . . . . . . . . . . . . . . . 2-71
SR Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
Interrupt Mask Bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3
List of Tables