- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19294 > SPAKDSP321VL240 (Freescale Semiconductor)IC DSP 24BIT 240MHZ 196-MAPBGA PDF資料下載
參數(shù)資料
| 型號： | SPAKDSP321VL240 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 19/84頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 24BIT 240MHZ 196-MAPBGA |
| 標(biāo)準(zhǔn)包裝： | 2 |
| 系列： | DSP56K/Symphony |
| 類型： | 定點 |
| 接口： | 主機(jī)接口，SSI，SCI |
| 時鐘速率： | 240MHz |
| 非易失內(nèi)存： | ROM（576 B） |
| 芯片上RAM： | 576kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.60V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 196-LBGA |
| 供應(yīng)商設(shè)備封裝： | 196-MAPBGA（15x15） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當(dāng)前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁
DSP56321 Technical Data, Rev. 11
2-6
Freescale Semiconductor
Specifications
2.4.4
Reset, Stop, Mode Select, and Interrupt Timing
Notes:
1.
Refer to the
DSP56321 User’s Manual for a detailed description of register reset values.
2.
The total multiplication factor (MF) includes both integer and fractional parts (that is, MF = MFI + MFN/MFD).
3.
The numerator (MFN) should be less than the denominator (MFD).
4.
DPLL lock procedure duration is specified for the case when an external clock source is supplied to the EXTAL pin.
5.
Frequency-only Lock Mode or non-integer MF, after partial reset.
6.
Frequency and Phase Lock Mode, integer MF, after full reset.
Table 2-7.
Reset, Stop, Mode Select, and Interrupt Timing5
No.
Characteristics
Expression
200 MHz
220 MHz
240 MHz
275 MHz
Unit
Min
Max
Min
Max
Min
Max
Min
Max
8
Delay from RESET assertion to all
pins at reset value
3
——
26
—
26
—
26
—
26
ns
9
Required RESET duration4
Power on, external clock
generator, DPLL disabled
Power on, external clock
generator, DPLL enabled
Power on, internal oscillator
During STOP, XTAL disabled
During STOP, XTAL enabled
During normal operation
50
× ETC
1000
× ET
C
75000
× ETC
75000
× ET
C
2.5
× TC
2.5
× TC
250.0
5.0
0.375
12.5
17
—
227.5
4.55
0.341
11.38
16
—
208.5
4.17
0.313
10.43
15
—
182.0
3.64
0.273
9.1
—
ns
s
ms
ns
10 Delay from asynchronous RESET
deassertion to first external address
output (internal reset deassertion)
Minimum
Maximum
3.25
× T
C + 2.0
18.25
—
180
16.77
—
163
15.55
—
150
13.82
—
140
ns
13 Mode select setup time
30.0
—
30.0
—
30.0
—
30.0
—
ns
14 Mode select hold time
0.0
—
0.0
—
0.0
—
0.0
—
ns
15 Minimum edge-triggered interrupt
request assertion width
4.0
—
4.0
—
4.0
—
4.0
—
ns
16 Minimum edge-triggered interrupt
request deassertion width
4.0
—
4.0
—
4.0
—
4.0
—
ns
17 Delay from IRQA, IRQB, IRQC, IRQD,
NMI assertion to external memory
access address out valid
Caused by first interrupt instruction
fetch
Caused by first interrupt instruction
execution
4.25
× TC + 2.0
7.25
× TC + 2.0
23.25
38.25
—
21.24
34.99
—
19.72
32.23
—
17.45
28.36
—
ns
18 Delay from IRQA, IRQB, IRQC, IRQD,
NMI assertion to general-purpose
transfer output valid caused by first
interrupt instruction execution
8.9
× T
C
44.5
—
40.45
—
37.0
—
32.37
—
ns
19 Delay from address output valid
caused by first interrupt instruction
execute to interrupt request
deassertion for level sensitive fast
interrupts
1, 6, 7
(WS + 3.75)
× TC –
10.94
—
Note 7
—
Note 7
—
Note 7
—
Note 7
ns
Table 2-6.
CLKGEN and DPLL Characteristics (Continued)
Characteristics
Symbol
200 MHz
220 MHz
240 MHz
275 MHz
Unit
Min
Max
Min
Max
Min
Max
Min
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-B6R-CY-S | CONVERTER MOD DC/DC 7.5V 50W |
| EMC07DRXS | CONN EDGECARD 14POS DIP .100 SLD |
| ACC35DREH-S734 | CONN EDGECARD 70POS .100 EYELET |
| XC5VLX110-1FFG676C | IC FPGA VIRTEX-5 110K 676FBGA |
| VI-BNB-CY-S | CONVERTER MOD DC/DC 95V 50W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SPAKDSP321VL275 | 功能描述:IC DSP 24BIT 275MHZ 196-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:DSP56K/Symphony 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| SPAKDSP56824BU70 | 制造商:Freescale Semiconductor 功能描述: |
| SPAKF56009FJ81 | 制造商:Motorola Inc 功能描述: |
| SPAKMC331CFC16 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:User’s Manual |
| SPAKMC331CFC20 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:User’s Manual |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。