
T48C893
Rev. A4, 22-Jan-02
4 (82)
Table of Contents (continued)
4.2.3
4.2.4
4.2.5
Universal Timer/Counter / Communication Module (UTCM)
4.3.1
Timer 1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 1 Control Register 1 (T1C1)
Timer 1 Control Register 2 (T1C2)
Watchdog Control Register (WDC)
4.3.2
Timer 2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 2 Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 2 Output Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 2 Output Signals
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 2 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 2 Control Register (T2C)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 2 Mode Register 1 (T2M1)
Timer 2 Mode Register 2 (T2M2)
Timer 2 Compare and Compare Mode Registers
Timer 2 Compare Mode Register (T2CM)
Timer 2 COmpare Register 1 (T2CO1)
Timer 2 COmpare Register 2 (T2CO2) Byte Write
4.3.3
Timer 3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer / Counter Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 3 Modulator / Demodulator Modes
Timer 3 Modulator for Carrier Frequency Burst Modulation
Timer 3 Demodulator for Biphase, Manchester and Pulse-Width-Modulated Signals
Timer 3 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 3 Mode Register (T3M)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 3 Control Register 1 (T3C) Write
Timer 3 Status Register 1 (T3ST) Read
Timer 3 Clock Select Register (T3CS)
Timer 3 Compare- and Compare Mode Register
Timer 3 Compare Mode Register 1 (T3CM1)
Timer 3 Compare Mode Register 2 (T3CM2)
Timer 3 COmpare Register 1 (T3CO1) Byte Write
Timer 3 COmpare Register 2 (T3CO2) Byte Write
Timer 3 Capture register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer 3 CaPture Register (T3CP) Byte Read
4.3.4
Synchronous Serial Interface (SSI)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
SSI Peripheral Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
General SSI Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-bit Synchronous Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-bit Shift Mode (I2C compatible)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bidirectional Port 5
Bidirectional Port 4
Bidirectional Port 6
25
27
28
29
30
31
31
32
32
33
34
35
38
38
39
40
41
41
41
41
42
43
45
48
48
49
49
49
50
50
50
51
51
52
52
52
52
53
53
54
55
56
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .