
T48C893
Rev. A4, 22-Jan-02
61 (82)
Serial Interface Status and Control Register (SISC)
Primary register address:
’
A
’
hex
Bit 3
MCL
Bit 2
RACK
Bit 1
SIM
Bit 0
IFN
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
SISC write
ulti-
C
hip
L
ink activation
Reset value: 1111b
áááááááááááááááááááááááááááááááá
ááááááááááááá
MCL = 0,
connnects SC and SD additional to the internal multi-chip link pads
eceive
nowledge status/control bit for I
C mode
2
TACK = 0, acknowledge received in last transmit telegram
SIM = 0,
enable serial interrupt. An interrupt is generated.
I
nterrupt
F
u
N
ction
S
erial interface buffer
R
ea
DY
status flag
in transmit mode:
transmit buffer empty
Transmission
ACT
ive status flag
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
IFN
áááááááááááááááááááááááááááááááá
SRDY
áááááááááááááááááááááááááááááááá
ACT
Serial Transmit Buffer (STB)
–
Byte Write
Primary register address:
’
9
’
hex
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
The STB is the transmit buffer of the SSI. The SSI transfers the transmit buffer into the shift register and starts shifting
with the most significant bit.
Bit 1
Bit 4
STB
First write cycle
Bit 3
Bit 2
Bit 0
Reset value: xxxxb
áááááááááááááááááááááááááááááááá