
T48C893
Rev. A4, 22-Jan-02
49 (82)
Timer 3 Registers
Timer 3 Mode Register (T3M)
Address:
’
B
’
hex
–
Subaddress:
’
0
’
hex
Bit 3
Bit 2
Bit 1
Bit 0
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
T3M2
ááááááááááááááááááááááááááááááá
T3M1
ááááááááááááááááááááááá
áááááááááááááááá
ááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
ááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
ááááááááááá
ááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
Timer 3 Control Register 1 (T3C) Write
ááááááááá
ááááááááá
ááááááááááááááááá
1
ááááááááááááááááááááááááááá
16
0
0
0
0
Not allowed
T3M3
T
imer
3
M
ode select bit
2
T
imer
3
M
ode select bit
1
T3M0
T
imer
3
M
ode select bit
0
ááááááááááááááááá
T
imer
3
M
ode select bit
3
T3M3
T3M2
T3M1
1
1
2
1
1
1
5
1
0
1
1
1
áááááááááááááááááááááááá
áááááááááááááááááááááááá
áááááááááááááááááááááááá
áááááááááááááááááááááááá
áááááááááááááááááááááááá
áááááááááááááááááááááááá
áááááááááááááááááááááááá
0
1
0
1
0
á
á
á
á
á
á
á
á
á
á
á
á
á
ááááááááááá
4
6
1
1
1
0
0
0
0
0
1
Burst modulation with Timer 2 (M2)
FSK modulation with shift register (SO)
Pulse-width modulation with shift register (SO) & Timer 2
(TOG2), internal trigger restart (SCO)
–
> counter reset
Manchester demodulation / pulse-width demodulation *
(T2O
–
> T3O)
(T2O
–
> T3O)
á
á
áááááááááááááááááááá
0
1
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
10
15
0
0
1
0
1
0
Primary register address:
’
C
’
hex
–
Write
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá
M
ask
imer
3
T
oggle
O
utput
P
reset
T3TOP = 0, sets toggle output (M3) to
’
0
’
T3TOP = 1, sets toggle output (M3) to
’
1
’
áááááááááááááááááááááááááááááááá
T3TS
imer
3 R
un
T3R = 0, Timer 3 stop and reset
T3R = 1, Timer 3 run
T
imer
3
T
oggle with
S
tart
T3TS = 0, Timer 3 output is not toggled during the start
á
á
áááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááá