參數(shù)資料
型號： TMS320VC5409GGU-80
廠商： Texas Instruments
文件頁數(shù)： 89/93頁
文件大?。?/td> 0K
描述： IC FIXED POINT DSP 144-BGA
標(biāo)準(zhǔn)包裝： 160
系列： TMS320C54x
類型： 定點
接口： 主機接口，McBSP
時鐘速率： 80MHz
非易失內(nèi)存： ROM（32 kB）
芯片上RAM： 64kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.80V
工作溫度： -40°C ~ 100°C
安裝類型： 表面貼裝
封裝/外殼： 144-LFBGA
供應(yīng)商設(shè)備封裝： 144-BGA MICROSTAR（12x12）
包裝： 托盤
配用： 296-15829-ND - DSP STARTER KIT FOR TMS320C5416
Tables
9
April 1999 Revised October 2008
SPRS082F
List of Tables
Table
Page
21
Pin Assignments for the GGU (144-Pin BGA Package)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22
Terminal Functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
31
Software Wait-State Register (SWWSR) Bit Fields
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
32
Software Wait-State Configuration Register (SWCR) Bit Fields
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
33
Bank-Switching Control Register Fields
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
34
CPU Memory-Mapped Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
35
Standard On-Chip ROM Layout
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
36
Bus Holder Control Bits
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
37
Pin Control Register (PCR) Bit Field Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
38
Sample Rate Generator Clock Input Options
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
39
Sample Rate Generator Register 2 (SRGR2) Bit Field Descriptions
. . . . . . . . . . . . . . . . . . . . . . . . .
310
McBSP Control Registers and Subaddresses
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
311
Clock Mode Settings at Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
312
DMA Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
313
DMA Synchronization Events
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
314
DMA Channel Interrupt Selection
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
315
DMA Subbank Addressed Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
316
Peripheral Memory-Mapped Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
317
Interrupt Locations and Priorities
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
318
IFR and IMR Register Bit Fields
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
51
Recommended Operating Conditions of Internal Oscillator With External Crystal
. . . . . . . . . . . . .
52
Divide-By-Two/Divide-By-Four Clock Option (PLL Disabled) Timing Requirements
. . . . . . . . . . . .
53
Divide-By-Two/Divide-By-Four Clock Option (PLL Disabled) Switching Characteristics
. . . . . . . .
54
Multiply-By-N Clock Option (PLL Enabled) Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . .
55
Multiply-By-N Clock Option (PLL Enabled) Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . .
56
Memory Read Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
57
Memory Read Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
58
Memory Write Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
59
Parallel I/O Read Port Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
510
Parallel I/O Port Read Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
511
Parallel I/O Port Write Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
512
Ready Timing Requirements for Externally Generated Wait States
. . . . . . . . . . . . . . . . . . . . . . . . .
513
Ready Switching Characteristics for Externally Generated Wait States
. . . . . . . . . . . . . . . . . . . . . .
514
HOLD and HOLDA Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
515
HOLD and HOLDA Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
516
Reset, BIO, Interrupt, and MP/MC Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
517
Instruction Acquisition (IAQ) and Interrupt Acknowledge (IACK) Switching Characteristics
. . . .
518
External Flag (XF) and TOUT Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
519
McBSP Transmit and Receive Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
520
McBSP Transmit and Receive Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
521
McBSP General-Purpose I/O Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
522
McBSP General-Purpose I/O Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
相關(guān)PDF資料
PDF描述
HSM06DSXH CONN EDGECARD 12POS DIP .156 SLD
AGM30DRSS CONN EDGECARD 60POS DIP .156 SLD
ACM30DRMT CONN EDGECARD 60POS .156 WW
BWR-5/1700-D12A-C CONV DC/DC +/-5V +/-1700MA DIP
ESC49DRTN-S93 CONN EDGECARD 98POS DIP .100 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMS320VC5409PGE100 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Fixed-Pt Dig Sig Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMS320VC5409PGE100 制造商:Texas Instruments 功能描述:Digital Signal Processor IC
TMS320VC5409PGE-80 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Fixed-Pt Dig Signal Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMS320VC5409ZGU100 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Fixed-Pt Dig Signal Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMS320VC5409ZGU-80 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Fixed-Pt Dig Signal Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*