- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383961 > TMX320DM6443ZWT (Texas Instruments, Inc.) Digital Media System-on-Chip PDF資料下載
參數(shù)資料
| 型號： | TMX320DM6443ZWT |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | Digital Media System-on-Chip |
| 中文描述： | 數(shù)字媒體系統(tǒng)片上 |
| 文件頁數(shù)： | 98/221頁 |
| 文件大小： | 1582K |
| 代理商： | TMX320DM6443ZWT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁當前第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁
www.ti.com
6.4 Reset
TMS320DM6443
Digital Media System-on-Chip
SPRS282E–DECEMBER 2005–REVISED MARCH 2007
DM6443 supports various types of resets. Power-on-reset (POR), warm reset, max reset, system reset,
C64x+ local reset, and module reset are summarized in
Table 6-7
.
Table 6-7. DM6443 Resets
Type
Power-on-reset (POR)
Initiator
RESET pin active low while TRST is low.
Description
Global chip reset (Cold reset). Activates the POR signal
on chip, which is used to reset test and emulation logic.
Resets everything except for test and emulation logic.
ARM emulator stays alive during warm reset, but the
C64x+ emulator does not.
Same as Warm reset, except for initiators.
MMR controls the C64x+ reset input. This is used for
control of C64x+ reset by the ARM. The C64x+ Slave
DMA port is still alive when in local reset.
Warm reset
RESET pin active low while TRST is high.
Maximum reset
C64x+ Local reset
Emulator, WD Timer
Software (register bit)
Power-on-reset (POR) is the global chip reset and it affects test, emulation, and other circuitry. It is
invoked by driving the RESET pin active low while TRST is held low. A POR is required to place DM6443
into a known good initial state. POR can be asserted prior to ramping the core and I/O voltages or after
the core and I/O voltages have reached their proper operating conditions. As a best practice, RESET
should be asserted (held low) during power-up. Prior to deasserting RESET (low-to-high transition), the
core and I/O voltages should be at their proper operating conditions and if an external 27 MHz oscillator is
used on the MXI/CLKIN pin, the external clock should also be running at the correct frequency.
Warm reset is activated by driving the RESET pin active low, while TRST is inactive high. This does not
reset test or ARM emulation logic. An ARM emulator session will stay alive during warm reset, but a
C64x+ emulator session will not.
Maximum reset is initiated by the emulator or the watchdog timer and the reset effects are the same as a
warm reset. The emulator initiates a maximum reset via the ICEPICK module. When the watchdog timer
counter reaches zero, this will initiate a maximum reset to recover from a runaway condition. Both of the
maximum reset initiators can be masked by the ARM emulator.
System reset is initiated by the emulator and is a soft reset. Memory contents are maintained. Test,
emulation, clock, and power control logic are unaffected. The emulator initiates a system reset via the
C64x+ emulation logic, or through ICECRUSHER. Both of these reset initiators are non-maskable resets.
The C64x+ DSP has an internal reset input that allows a host to control it. This reset is configured through
a MMR bit (MDCTL[39].LRSTz) in the PSC module. When in C64x+ local reset, the slave DMA port on
C64x+ will remain active and the internal memory will be accessible.
For details on reset control/status registers, see the
TMS320DM644x DMSoC ARM Subsystem Reference
Guide
(literature number
SPRUE14
)
For information on peripheral selection at the rising edge of RESET, see the
Device Configuration
section
of this data manual.
Peripheral and Electrical Specifications
98
Submit Documentation Feedback
相關PDF資料 |
PDF描述 |
|---|---|
| TMS320DM647_08 | Digital Media Processor |
| TMS320DM647ZUT720 | Digital Media Processor |
| TMS320DM647ZUT900 | Digital Media Processor |
| TMS320DM648ZUT720 | Digital Media Processor |
| TMS320DM648ZUT900 | Digital Media Processor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320DM6444AZWT | 制造商:Texas Instruments 功能描述:TMS320DM6443, TMS320DM6444 DIGITAL MEDIA SOC DATA SHEET - Trays |
| TMX320DM6446AZWT | 制造商:Texas Instruments 功能描述: |
| TMX320DM6446AZWT8 | 制造商:Texas Instruments 功能描述:DAVINCI REL 2.1 810 MHZ - Trays |
| TMX320DM6446AZWTA | 制造商:Texas Instruments 功能描述:DAVINCI DIGITAL MEDIA SYSTEM-ON-CHIP - Trays |
| TMX320DM6446BZWT | 制造商:Texas Instruments 功能描述:SYS-ON-CHIP PROCESSOR 361PIN NFBGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。