- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385951 > TVP3010M (Texas Instruments, Inc.) Video Interface Palette PDF資料下載
參數(shù)資料
| 型號： | TVP3010M |
| 廠商： | Texas Instruments, Inc. |
| 英文描述： | Video Interface Palette |
| 中文描述： | 視頻接口面板 |
| 文件頁數(shù)： | 48/90頁 |
| 文件大?。?/td> | 491K |
| 代理商： | TVP3010M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當(dāng)前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁
2–32
When VGA is disabled, OVS is sampled on the falling edge of VCLK and then resampled on the rising edge
of RCLK before being passed to the RCLK and dot-clock pipeline delay. When VGA is enabled, then OVS
is sampled on the rising edge of CLK0 and passed to dot-clock pipeline delay. In this way, the video-timing
relationship is maintained since the same method and pipeline delay are applied to the SYSBL and VGABL
signals.
Figure 2–12 demonstrates the use of OVS to produce a custom overscan screen border.
ééééééééééééééé
ééééééééééééééé
ééééééééééééééé
ééééééééééééééé
ééééééééééééééé
ééééééééééééééé
ééééééééééééééé
ééééééééééééééé
ééééééééééééééé
ééééééééééééééé
ééééééééééééééé
Overscan Border
OVS
Blank
Display Area
Figure 2–12. Overscan
2.8
Horizontal Zooming
Both the TVP3010C and the TVP3010M palette supports a user-programmable horizontal 2-, 4-, 8-, 16-,
or 32-
x
zooming function. Zooming can be controlled through the auxiliary-control register on the indirect
register map as shown in Table 2–16. Note that the RCLK/SCLK divide ratio also has to be modified in the
output-clock selection register.
Table 2–16. Zoom Control
ACR7
ACR6
ACR5
HORIZONTAL ZOOM
0
0
0
1x
0
0
1
2x
0
1
0
4x
0
1
1
8x
1
0
0
16x
1
0
1
32x
When one of the horizontal-zoom factors (besides 1
×
) is chosen, the internal pixel-data multiplexer is
configured such that it replicates the pixel data on successive dot clocks by the number of times specified
by ACR(5–7). Also, modifying the RCLK/SCLK divide ratio in the output clock selection register facilitates
the pixel replication. The new RCLK divide ratio should be chosen as the old RCLK divide ratio multiplied
by the zoom factor. It is recommended that the zoom only be changed during vertical retrace.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TVP3020-175 | Video Interface PALETTE(視頻接口調(diào)色器) |
| TVP3020-135 | Video Interface PALETTE(視頻接口調(diào)色器) |
| TVP3025-135 | Video Interface PALETTE(三PLL，視頻接口調(diào)色器) |
| TVP3025-175 | Video Interface PALETTE(三PLL，視頻接口調(diào)色器) |
| TVP3030-175 | Video Interface PALETTE Exract(1600×1200，24位真彩色視頻接口調(diào)色器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TVP3020 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3020-135MDN | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Texas Instruments 功能描述: |
| TVP3020-135PCE | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Texas Instruments 功能描述: |
| TVP3020-175MDN | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
| TVP3020-175PCE | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Video Interface Palette |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。