![](http://datasheet.mmic.net.cn/220000/VPX322XE_datasheet_15512238/VPX322XE_44.png)
ADVANCE INFORMATION
VPX 322xE
44
Micronas
”
SAMPLE
”
IDCODE
”
MASTERMODE
”
HIGHZ
”
CLAMP
”
”
BYPASS
(001),
”
&
(010),
”
&
(011),
”
&
(100),
”
&
(110),
”
&
(100,101,110,111),
”
;
––
Sample/Preload
––
ID Code
––
Master Mode (internal Test)
––
Highz
––
Clamp
––
Bypass
Attribute Register_Access
”
BOUNDARY
”
BYPASS
”
IDCODE[32]
”
MASTERMODE[8]
of VPXE_44: entity is
(EXTEST,SAMPLE),
”
&
(BYPASS, HIGHZ, CLAMP),
”
&
(IDCODE),
”
&
(MASTERMODE)
”
;
––
instr. vs register
––
control
Attribute INSTRUCTION_Capture of VPXE_44: entity is
”
101
”
;
––
captured instr.
Attribute IDCODE_Register
of VPXE_44: entity is
”
0001
”
&
”
0011001101010000
”
&
”
0000
”
&
”
1101100
”
&
”
1
”
;
––
initial rev
––
part numb. 3350
––
7F Count
––
Micronas Code-Parity
––
Mandatory LSB
Attribute Boundary_Cells
of VPXE_44: entity is
”
BC_1,BC_4
”
;
–
-BC_1 for output cell
––
BC_4 for input cell
Attribute Boundary_Length
of VPXE_44: entity is 38;
––
Boundary scan length
Attribute Boundary_Register
––
num
”
37
”
36
”
35
”
34
”
33 (BC_1, *,
”
32 (BC_4, RESQ,
”
31 (BC_4, SCL,
”
30 (BC_1, SCL,
”
29 (BC_4, SDA,
”
28 (BC_1, SDA,
”
27 (BC_1, B(0),
”
26 (BC_1, B(1),
”
25 (BC_1, B(2),
”
24 (BC_1, B(3),
”
23 (BC_1, B(4),
”
22 (BC_1, B(5),
”
21 (BC_1, B(6),
”
20 (BC_1, B(7),
”
19 (BC_1, *,
”
18 (BC_1, VACT,
”
17 (BC_1, LLC,
”
16 (BC_1, *,
”
15 (BC_4, OEQ,
”
14 (BC_1, A(0),
”
13 (BC_1, A(1),
”
12 (BC_1, A(2),
”
11 (BC_1, A(3),
”
10 (BC_1, *,
”
9
”
8
”
7
”
6
”
5
”
4
”
3
”
2
”
1
”
0
of VPXE_44: entity is
function safe
input,
X
input,
X
input,
X
input, X
internal, X
input, X
input, X
output3, X,
input, X
output3, X,
output3, X,
output3, X,
output3, X,
output3, X,
output3, X,
output3, X,
output3, X,
output3, X,
control, X
output3, X,
output3, X,
control, X
input,
X
output3, X,
output3, X,
output3, X,
output3, X,
control, X
––
Boundary scan defin.
cell port
(BC_4, VIN3,
(BC_4, VIN2,
(BC_4, VIN1,
(BC_4, CIN,
ccel
disval
rslt
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
&
),
”
;
––
low power mode
30,
1,
Z
––
open collector
28,
19,
19,
19,
19,
19,
19,
19,
19,
1,
1,
1,
1,
1,
1,
1,
1,
1,
Z
Z
Z
Z
Z
Z
Z
Z
Z
––
open collector
––
control
16,
16,
1,
1,
Z
Z
––
control
8,
8,
8,
8,
1,
1,
1,
1,
Z
Z
Z
Z
––
control
(BC_1, PIXCLK,output3, X,
(BC_1, *,
(BC_1, A(4),
(BC_1, A(5),
(BC_1, A(6),
(BC_1, A(7),
(BC_1, *,
(BC_1, FIELD, output3, X,
(BC_1, VREF,
(BC_1, HREF,
10,
1,
Z
control, X
output3, X,
output3, X,
output3, X,
output3, X,
control, X,
––
control
8,
8,
8,
8,
,
3,
16,
16,
1,
1,
1,
1,
1,
1,
1,
1,
Z
Z
Z
Z
Z
Z
Z
Z
––
control
output3, X,
output3, X,
End VPXE_44;