- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1974 > XCF128XFTG64C (Xilinx Inc)IC PROM SRL 128M GATE 64-FTBGA PDF資料下載
參數(shù)資料
| 型號： | XCF128XFTG64C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 50/88頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PROM SRL 128M GATE 64-FTBGA |
| 標準包裝： | 1 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 存儲容量： | 128Mb |
| 電源電壓： | 1.7 V ~ 2 V |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 64-TBGA |
| 供應(yīng)商設(shè)備封裝： | 64-TFBGA |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 601 (CN2011-ZH PDF) |
| 其它名稱： | 122-1578 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁
Platform Flash XL High-Density Configuration and Storage Device
DS617 (v3.0.1) January 07, 2010
Product Specification
54
R
Table 30: Write AC Characteristics, Write Enable Controlled(1)
Symbol
Alt
Parameter
Voltage Range
Unit
VDDQ =
2.3V to 2.7V
VDDQ =
3.0V to 3.6V
W
rite
Ena
b
le
Co
ntr
o
ll
ed
Ti
mi
ng
s
TAVAV
TWC Address Valid to Next Address Valid
Min
85
ns
TAVLH
Address Valid to Latch Enable High
Min
10
ns
TAVWH(2)
Address Valid to Write Enable High
Min
50
ns
TDVWH
TDS Data Valid to Write Enable High
Min
50
ns
TELLH
Chip Enable Low to Latch Enable High
Min
10
ns
TELWL
TCS Chip Enable Low to Write Enable Low
Min
0
ns
TELQV
Chip Enable Low to Output Valid
Min
85
ns
TELKV
Chip Enable Low to Clock Valid
Min
9
ns
TGHWL
Output Enable High to Write Enable Low
Min
17
ns
TLHAX
Latch Enable High to Address Transition
Min
9
ns
TLLLH
Latch Enable Pulse Width
Min
10
ns
TWHAV(2)
Write Enable High to Address Valid
Min
0
ns
TWHAX(2)
TAH Write Enable High to Address Transition
Min
0
ns
TWHDX
TDH Write Enable High to Input Transition
Min
0
ns
TWHEH
TCH Write Enable High to Chip Enable High
Min
0
ns
TWHEL(3)
Write Enable High to Chip Enable Low
Min
25
ns
TWHGL
Write Enable High to Output Enable Low
Min
0
ns
TWHLL(3)
Write Enable High to Latch Enable Low
Min
25
ns
TWHWL
TWPH Write Enable High to Write Enable Low
Min
25
ns
TWLWH
TWP Write Enable Low to Write Enable High
Min
50
ns
Pr
otecti
o
n
Ti
min
g
s
TQVVPL
Output (Status Register) Valid to VPP Low
Min
0
ns
TQVWPL
Output (Status Register) Valid to Write Protect Low
Min
0
ns
TVPHWH
TVPS VPP High to Write Enable High
Min
200
ns
TWHVPL
Write Enable High to VPP Low
Min
200
ns
TWHWPL
Write Enable High to Write Protect Low
Min
200
ns
TWPHWH
Write Protect High to Write Enable High
Min
200
ns
Notes:
1.
Sampled only, not 100% tested.
2.
Meaningful only if L is always kept Low.
3.
TWHEL and TWHLL have this value when reading in the targeted bank or when reading following a Set Configuration Register command.
System designers should take this timing into account and can insert a software No-Op instruction to delay the first read in the same bank after
issuing any command and to delay the first read to any address after issuing a Set Configuration Register command. If the first read after the
command is a Read Array operation in a different bank and no changes to the Configuration Register are issued, TWHEL and TWHLL are 0 ns.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XCF32PFS48C | IC PROM SRL 1.8V 32M 48CSBGA |
| XCR3256XL-7CS280C | IC CPLD 256MCELL 3.3V HP 280CSP |
| XCS10-3VQG100C | IC FPGA 5V C-TEMP 100-VQFP |
| XCV600E-8HQ240C | IC FPGA 1.8V C-TEMP 240-HQFP |
| XCV812E-8FG900C | IC FPGA 1.8V C-TEMP 900-FBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCF128XFTG64CES | 制造商:Xilinx 功能描述: |
| XCF12-L4Z1 | 制造商:SAIA - BURGESS ELECTRONICS INC. 功能描述:Catalogue / XCF12-L4Z1 |
| XCF12-S1 | 制造商:SAIA - BURGESS ELECTRONICS INC. 功能描述:Catalogue / XCF12-S1 |
| XCF13-S1 | 制造商:SAIA - BURGESS ELECTRONICS INC. 功能描述:Catalogue / XCF13-S1 |
| XCF16P | 制造商:XILINX 制造商全稱:XILINX 功能描述:Platform Flash In-System Programmable Configuration PROMs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。