參數(shù)資料
型號: 82801AB
廠商: INTEL CORP
元件分類: 外設(shè)及接口
英文描述: 82801AB (ICH0) I/O Controller Hub
中文描述: MULTIFUNCTION PERIPHERAL, PBGA241
封裝: BGA-241
文件頁數(shù): 7/462頁
文件大?。?/td> 3450K
代理商: 82801AB
第1頁第2頁第3頁第4頁第5頁第6頁當前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁
82801BA ICH2
Datasheet
vii
5.1.6
5.1.7
LAN Controller (B1:D8:F0)............................................................................5-5
5.2.1
LAN Controller Architectural Overview ............................................5-6
5.2.2
LAN Controller PCI Bus Interface ....................................................5-8
5.2.2.1
Bus Slave Operation.........................................................5-8
5.2.2.2
Bus Master Operation.....................................................5-10
5.2.2.3
PCI Power Management ................................................5-12
5.2.2.4
PCI Reset Signal............................................................5-14
5.2.2.5
Wake-up Events.............................................................5-14
5.2.2.6
Wake on LAN (Preboot Wake-up)..................................5-15
5.2.3
Serial EEPROM Interface ..............................................................5-16
5.2.4
CSMA/CD Unit...............................................................................5-17
5.2.5
Media Management Interface ........................................................5-18
LPC Bridge (w/ System and Management Functions) (D31:F0).................5-19
5.3.1
LPC Interface.................................................................................5-19
5.3.1.1
LPC Cycle Types............................................................5-20
5.3.1.2
Start Field Definition.......................................................5-20
5.3.1.3
Cycle Type / Direction (CYCTYPE + DIR)......................5-21
5.3.1.4
Size.................................................................................5-21
5.3.1.5
SYNC..............................................................................5-21
5.3.1.6
SYNC Time-out ..............................................................5-22
5.3.1.7
SYNC Error Indication....................................................5-22
5.3.1.8
LFRAME# Usage............................................................5-22
5.3.1.9
I/O Cycles.......................................................................5-23
5.3.1.10 Bus Master Cycles..........................................................5-24
5.3.1.11 LPC Power Management ...............................................5-24
5.3.1.12 Configuration and ICH2 Implications..............................5-24
DMA Operation (D31:F0)............................................................................5-25
5.4.1
Channel Priority .............................................................................5-25
5.4.2
Address Compatibility Mode ..........................................................5-26
5.4.3
Summary of DMA Transfer Sizes ..................................................5-26
5.4.4
Autoinitialize...................................................................................5-27
5.4.5
Software Commands .....................................................................5-28
PCI DMA.....................................................................................................5-29
5.5.1
PCI DMA Expansion Protocol........................................................5-29
5.5.2
PCI DMA Expansion Cycles ..........................................................5-31
5.5.3
DMA Addresses.............................................................................5-31
5.5.4
DMA Data Generation....................................................................5-31
5.5.5
DMA Byte Enable Generation........................................................5-32
5.5.6
DMA Cycle Termination.................................................................5-32
5.5.7
LPC DMA.......................................................................................5-32
5.5.8
Asserting DMA Requests...............................................................5-32
5.5.9
Abandoning DMA Requests...........................................................5-33
5.5.10 General Flow of DMA Transfers ....................................................5-34
5.5.11 Terminal Count ..............................................................................5-34
5.5.12 Verify Mode....................................................................................5-34
5.5.13 DMA Request Deassertion ............................................................5-35
5.5.14 SYNC Field / LDRQ# Rules...........................................................5-36
8254 Timers (D31:F0).................................................................................5-37
5.6.1
Timer Programming .......................................................................5-37
5.6.2
Reading from the Interval Timer ....................................................5-38
Standard PCI Bus Configuration Mechanism ..................................5-4
PCI Dual Address Cycle (DAC) Support..........................................5-5
5.2
5.3
5.4
5.5
5.6
Powered by ICminer.com Electronic-Library Service CopyRight 2003
相關(guān)PDF資料
PDF描述
82803AAMRH-R Controller Miscellaneous - Datasheet Reference
82804AA Interface IC
82805AA Interface IC
82806AA Interface IC
82815EM Controller Miscellaneous - Datasheet Reference
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
82801BA 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82801BA I/O Controller Hub 2 (ICH2) and Intel 82801BAM I/O Controller Hub 2 Mobile
82801BAICH2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PERIPHERAL (MULTIFUNCTION) CONTROLLER
82801DB 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82801DB I/O Controller Hub 4 (ICH4)
82801E 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82801E Communications I/O Controller Hub (C-ICH)
82801FB 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel I/O Controller Hub 6 (ICH6) Family