參數(shù)資料
型號： 82865G
廠商： Intel Corp.
英文描述： Intel 865G/865GV Graphics and Memory Controller Hub
中文描述： 英特爾865G/865GV圖形和內存控制器中樞
文件頁數(shù)： 27/249頁
文件大小： 3540K
代理商： 82865G
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁
28
Intel
82865G/82865GV GMCH Datasheet
Signal Description
DRDY#
I/O
AGTL+
Data Ready:
DRDY# is asserted for each cycle that data is transferred.
HA[31:3]#
I/O
AGTL+
2X
Host Address Bus:
HA[31:3]# connect to the processor address bus. During
processor cycles, HA[31:3]# are inputs. The GMCH drives HA[31:3]# during
snoop cycles on behalf of HI and AGP/Secondary PCI initiators. HA[31:3]# are
transferred at 2X rate. Note that the address is inverted on the processor bus.
NOTE:
The GMCH drives HA7#, which is then sampled by the processor and the
GMCH on the active-to-inactive transition of CPURST#. The minimum
setup time for this signal is 4 HCLKs. The minimum hold time is 2 clocks
and the maximum hold time is 20 HCLKs.
HADSTB[1:0]#
I/O
AGTL+
2X
Host Address Strobe:
HADSTB[1:0]# are source synchronous strobes used to
transfer HA[31:3]# and HREQ[4:0]# at the 2X transfer rate.
Strobe
Address Bits
HADSTB0#
A[16:3]#, REQ[4:0]#
HADSTB1#
A[31:17]#
HD[63:0]#
I/O
AGTL+
4X
Host Data:
These signals are connected to the processor data bus. Data on
HD[63:0]# is transferred at a 4X rate. Note that the data signals may be inverted
on the processor bus, depending on the DINV[3:0] signals.
HDSTBP[3:0]#
HDSTBN[3:0]#
I/O
AGTL+
4X
Differential Host Data Strobes:
These signals are differential source
synchronous strobes used to transfer HD[63:0]# and DINV[3:0]# at the 4X
transfer rate.
Strobe
Data Bits
HDSTBP3#, HDSTBN3#
HD[63:48]#, DINV3#
HDSTBP2#, HDSTBN2#
HD[47:32]#, DINV2#
HDSTBP1#, HDSTBN1#
HD[31:16]#, DINV1#
HDSTBP0#, HDSTBN0#
HD[15:0]#, DINV0#
HIT#
I/O
AGTL+
Hit:
This signal indicates that a caching agent holds an unmodified version of the
requested line. Hit# is also driven in conjunction with HITM# by the target to
extend the snoop window.
HITM#
I/O
AGTL+
Hit Modified:
This signal indicates that a caching agent holds a modified version
of the requested line and that this agent assumes responsibility for providing the
line. HITM# is also driven in conjunction with HIT# to extend the snoop window.
HLOCK#
I
AGTL+
Host Lock:
All processor bus cycles sampled with the assertion of HLOCK# and
ADS#, until the negation of HLOCK# must be atomic (i.e.,
no HI or AGP/PCI
snoopable access
to system memory are allowed when HLOCK# is asserted by
the processor).
HREQ[4:0]#
I/O
AGTL+
2X
Host Request Command:
These signals define the attributes of the request.
HREQ[4:0]# are transferred at 2X rate. They are asserted by the requesting agent
during both halves of Request Phase. In the first half of the request phase the
signals define the transaction type to a level of detail that is sufficient to begin a
snoop request. In the second half the signals carry additional information to
define the complete transaction type.
Signal Name
Type
Description
相關PDF資料
PDF描述
82865GV Intel 865G/865GV Graphics and Memory Controller Hub
8288 Bus Controller for SAB 8086 Family Processors
828 2 X 2 8-Pole Filters
8291A GPIB TALKER/LISTENER
829B SILICON 28V HYPERABRUPT VARACTOR DIODES
相關代理商/技術參數(shù)
參數(shù)描述
82865GV 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 865G/865GV Graphics and Memory Controller Hub
82865N 功能描述:HEX DIE 5/8-11 制造商:apex tool group 系列:* 零件狀態(tài):在售 標準包裝:1
828661-1 功能描述:汽車連接器 25P JUN-TIMER CONN RoHS:否 制造商:Amphenol SINE Systems 產品:Contacts 系列:ATP 位置數(shù)量: 型式:Female 安裝風格: 端接類型: 觸點電鍍:Nickel
828662-1 制造商:TE Connectivity 功能描述:CONN TIMER CONN M 16 POS 5MM SLDR ST TH - Bulk 制造商:TE Connectivity 功能描述:16P JUN-TIMER STECK 制造商:TE Connectivity 功能描述:Conn Timer Connector M 16 POS 5mm Solder ST Thru-Hole
82866N 功能描述:HEX DIE 5/8-18 制造商:apex tool group 系列:* 零件狀態(tài):在售 標準包裝:1
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*