Memory Read—Bus Master Use these specifications for asynchronous inte" />
參數(shù)資料
型號(hào)： ADSP-21371KSWZ-2B
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 20/48頁(yè)
文件大?。?/td> 0K
描述： IC DSP 32BIT 266MHZ 208-LQFP
產(chǎn)品培訓(xùn)模塊： SHARC Processor Overview
標(biāo)準(zhǔn)包裝： 1
系列： SHARC®
類型： 浮點(diǎn)
接口： DAI，DPI
時(shí)鐘速率： 266MHz
非易失內(nèi)存： ROM（512 kB）
芯片上RAM： 128kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.20V
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 208-LQFP 裸露焊盤
供應(yīng)商設(shè)備封裝： 208-LQFP-EP（28x28）
包裝： 托盤
ADSP-21371
Memory Read—Bus Master
Use these specifications for asynchronous interfacing to memo
ries. Note that timing for ACK, DATA, RD, WR, and strobe
timing parameters only apply to asynchronous access mode.
Table 25. Memory Read—Bus Master
Parameter
Min
Max
Unit
Timing Requirements
tDAD
Address, Selects Delay to Data Valid1, 2
tDRLD
RD Low to Data Valid1
tSDS
Data Setup to RD High
tHDRH
Data Hold from RD High3, 4
tDAAK
ACK Delay from Address, Selects2, 5
tDSAK
ACK Delay from RD Low4
Switching Characteristics
tDRHA
Address Selects Hold After RD High
tDARL
Address Selects to RD Low2
tRW
RD Pulse Width
tRWR
RD High to WR, RD, Low
2.2
0
RHC + 0.38
tSDCLK–3.3
W – 1.4
HI + tSDCLK–0.8
W+tSDCLK –5.12
W – 3
tSDCLK–10.1+ W
W – 7.0
ns
W = (number of wait states specified in AMICTLx register) × tSDCLK.
HI = RHC + IC (RHC = (number of Read Hold Cycles specified in AMICTLx register) x tSDCLK
IC = (number of idle cycles specified in AMICTLx register) x tSDCLK).
H = (number of hold cycles specified in AMICTLx register) x tSDCLK.
1 Data delay/setup: System must meet tDAD, tDRLD, or tSDS.
2 The falling edge of MSx, is referenced.
3 Note that timing for ACK, DATA, RD, WR, and strobe timing parameters only apply to asynchronous access mode.
4 Data hold: User must meet tHDRH in asynchronous access mode. See Test Conditions on Page 44 for the calculation of hold times given capacitive and dc loads.
5 ACK delay/setup: User must meet t
DAAK, or tDSAK, for deassertion of ACK (low). For asynchronous assertion of ACK (high) user must meet tDAAK or tDSAK.
ADDRESS
MSx
RD
DATA
ACK
WR
tDARL
tRW
tDAD
tDAAK
tHDRH
tRWR
tDRLD
tDRHA
tDSAK
tSDS
Figure 17. Memory Read—Bus Master
Rev. 0
|
Page 27 of 48
|
June 2007
相關(guān)PDF資料
PDF描述
RCM10DTKN-S288 CONN EDGECARD 20POS .156 EXTEND
ACM36DSXH CONN EDGECARD 72POS DIP .156 SLD
GA355DR7GB153KY02L CAP CER 0.015UF 250V 10% 2220
RCM10DTKH-S288 CONN EDGECARD 20POS .156 EXTEND
ADSP-BF536BBCZ-4A IC DSP CTLR 16BIT 182CSPBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21371KSWZ-2B2 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor optimized for high performance audio processing
ADSP-21371KSWZ-2BX 制造商:Analog Devices 功能描述:- Trays
ADSP-21371KSZ-2A 制造商:Analog Devices 功能描述:DSP FLOATING PT 32BIT/40-BIT 266MHZ 266MIPS 208MQFP - Trays
ADSP-21371KSZ-2B 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit/40-Bit 266MHz 266MIPS 208-Pin MQFP 制造商:Analog Devices 功能描述:DSP FLOATING PT 32BIT/40-BIT 266MHZ 266MIPS 208MQFP - Trays
ADSP-21371KSZ-2BX 制造商:Analog Devices 功能描述:DSP SHARC ADSP-21371 - Trays
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*