參數(shù)資料
型號： AM79C973VCW
廠商： ADVANCED MICRO DEVICES INC
元件分類： 微控制器/微處理器
英文描述： PCnet⑩-FAST III Single-Chip 10/100 Mbps PCI Ethernet Controller with Integrated PHY
中文描述： 5 CHANNEL(S), 10M bps, LOCAL AREA NETWORK CONTROLLER, PQFP176
封裝： TQFP-176
文件頁數(shù)： 299/304頁
文件大小： 2092K
代理商： AM79C973VCW
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁當(dāng)前第299頁第300頁第301頁第302頁第303頁第304頁
Am79C973/Am79C975
299
P R E L I M I N A R Y
External Address Reject Low . . . . . . . . . . .36
External Clock . . . . . . . . . . . . . . . . . . . . . .231
F
Far End Fault Generation and Detection . . .84
FIFO Burst Write At End Of
Unaligned Buffer . . . . . . . . . . . . . . . . . . .63
FIFO Burst Write At Start Of
Unaligned Buffer . . . . . . . . . . . . . . . . . . .62
FIFO DMA Transfers . . . . . . . . . . . . . . . . .60
Flash Read from Expansion Bus
Data Port . . . . . . . . . . . . . . . . . . . . . . . . . .94
Flash Write from Expansion Bus
Data Port . . . . . . . . . . . . . . . . . . . . . . . . . .95
Flash/EPROM Read . . . . . . . . . . . . . . . . . . .93
Flow, LAPP . . . . . . . . . . . . . . . . . . . . . . . .285
FMDC Values . . . . . . . . . . . . . . . . . . . . . .185
FRAME . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
Frame Format at the MII Interface
Connection . . . . . . . . . . . . . . . . . . . . . . .270
Framing . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
Full-Duplex Link Status LED Support . . . .79
Full-Duplex Operation . . . . . . . . . . . . . . . . .78
G
GENERAL DESCRIPTION . . . . . . . . . . . . .2
GNT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
H
H_RESET . . . . . . . . . . . . . . . . . . . . . . . . .107
I
I/O Buffer Ground (17 Pins) . . . . . . . . . . . .38
I/O Map In DWord I/O Mode
(DWIO = 1) . . . . . . . . . . . . . . . . . . . . . . .111
I/O Map In Word I/O Mode
(DWIO = 0) . . . . . . . . . . . . . . . . . . . . . . .110
I/O Registers . . . . . . . . . . . . . . . . . . . . . . .109
I/O Resources . . . . . . . . . . . . . . . . . . . . . . .109
IDSEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
IEEE 1149.1 (1990) Test Access Port
Interface . . . . . . . . . . . . . . . . . . . . . .36, 106
IEEE 1149.1 Supported Instruction
Summary . . . . . . . . . . . . . . . . . . . . . . . . .106
IEEE 802.3 Frame And Length Field
Transmission Order . . . . . . . . . . . . . . . . . .77
Initialization . . . . . . . . . . . . . . . . . . . . . . . . .63
Initialization Block . . . . . . . . . . . . . . . . . .203
Initialization Block (SSIZE32 = 0) . . . . . .203
Initialization Block (SSIZE32 = 1) . . . . . .204
Initialization Block DMA Transfers . . . . . .56
Initialization Block Read In
Burst Mode . . . . . . . . . . . . . . . . . . . . . . . .57
Initialization Block Read In
Non-Burst Mode . . . . . . . . . . . . . . . . . . . .57
Initialization Device Select . . . . . . . . . . . . .29
Initiator Ready . . . . . . . . . . . . . . . . . . . . . . .30
Input Setup and Hold Timing . . . . . . . . . .236
Instruction Register and Decoding
Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
INTA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
Interface Pin Assignment . . . . . . . . . . . . . .177
Internal Loopback Paths . . . . . . . . . . . . . . .80
Internal SRAM Configuration . . . . . . . . . . .96
Interrupt Request . . . . . . . . . . . . . . . . . . . . .30
Introduction . . . . . . . . . . . . . . . . . . . . . . . .284
IRDY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
IREF Internal Current Reference . . . . . . . . .37
J
Jabber Function . . . . . . . . . . . . . . . . . . . . . .87
JTAG (IEEE 1149.1) TCK Waveform
for 5 V Signalin . . . . . . . . . . . . . . . . . . .238
JTAG (IEEE 1149.1) Test Signal
Timing . . . . . . . . . . . . . . . . . . . . . . .228, 239
K
Key to Switching Waveforms . . . . . . . . . .234
L
LAPP 3 Buffer Grouping . . . . . . . . . . . . . .288
LAPP Timeline . . . . . . . . . . . . . . . . . . . . .287
LAPP Timeline for Two-Interrupt
Method . . . . . . . . . . . . . . . . . . . . . . . . . .292
Late Collision . . . . . . . . . . . . . . . . . . . . . . . .75
LED Control Logic . . . . . . . . . . . . . . . . . .102
LED Default Configuration . . . . . . . . . . . .102
LED Support . . . . . . . . . . . . . . . . . . . . . . . .99
LED0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
LED1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
LED2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
LED3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
Legal I/O Accesses in Double
Word I/O Mode (DWIO =1) . . . . . . . . . .111
Legal I/O Accesses in Word I/O Mode
(DWIO = 0) . . . . . . . . . . . . . . . . . . . . . . .111
Link Change Detect . . . . . . . . . . . . . . . . . .103
Link Monitor . . . . . . . . . . . . . . . . . . . . . . . .84
相關(guān)PDF資料
PDF描述
AM79C975VCW PCnet⑩-FAST III Single-Chip 10/100 Mbps PCI Ethernet Controller with Integrated PHY
AM79C976 PCnet-PRO⑩ 10/100 Mbps PCI Ethernet Controller
AM79C976KIW PCnet-PRO⑩ 10/100 Mbps PCI Ethernet Controller
AM79C976KCW PCnet-PRO⑩ 10/100 Mbps PCI Ethernet Controller
AM79C978AKCW Single-Chip 1/10 Mbps PCI Home Networking Controller
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AM79C974 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnetTM-SCSI Combination Ethernet and SCSI Controller for PCI Systems
AM79C974KC 制造商:Advanced Micro Devices 功能描述:
AM79C974KC/W 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LAN Node Controller
AM79C974KCW 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnetTM-SCSI Combination Ethernet and SCSI Controller for PCI Systems
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*