- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366891 > CR16HCT5VJE9Y Microcontroller PDF資料下載
參數(shù)資料
| 型號(hào)： | CR16HCT5VJE9Y |
| 英文描述： | Microcontroller |
| 中文描述： | 微控制器 |
| 文件頁數(shù)： | 149/157頁 |
| 文件大小： | 1256K |
| 代理商： | CR16HCT5VJE9Y |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁當(dāng)前第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁
149
www.national.com
t
SCLlowo
91
SCL low time
After SCL F.E.
K*t
CLK
-
1
e
K*t
CLK
-
1
e
t
SCLhigho
91
SCL high time
After SCL R.E.
t
SDAfo
t
SDAro
88
88
SDA signal Fall time
SDA signal Rise time
300
-
t
SDAho
91
SDA hold time
After SCL F.E.
7*t
CLK
-
t
SCLfo
t
SDAvo
91
SDA valid time
After SCL F.E.
7*tCLK+
tRD
a. Tclk is the actual clock period of the CPU clock used in the system.
The value of Tclk is system dependent.
The maximum cycle time of 64000ns is for Power Save mode; in active mode, the maximum cycle time is limited to 250ns by
the high frequency oscillator.
b. Guaranteed by design, but not fully tested.
c. Assuming signal’s capacitance up to 400pF.
d. Depends on the signal’s capacitance and the pull-up value. Must be less than 1ms.
e. K is as defined in ACBCTL2.SCLFRQ.
Table 46
Input Signal Requirements
Symbol Figure
Description
Reference
Min (ns)
Max (ns)
t
X1p
t
X1h
t
X1l
t
X2p
t
X2h
t
X2l
77
77
77
77
77
77
X1 period
X1 high time, external clock
X1 low time, external clock
X2 period
a
X2 high time, external clock
X2 low time, external clock
Input setup time
ISE
Input hold time
ISE, NMI, RXD1, RXD2
Reset time
R.E. X1 to next R.E. X1
At 2V level (Both Edges)
At 0.8V level (Both Edges)
R.E. X2 to next R.E. X2
At 2V level (both edges)
At 0.8V level (both edges)
Before R.E. CLK
40
0.5 Tclk - 4
0.5 Tclk - 4
10,000
0.5 Tclk - 500
0.5 Tclk - 500
t
Is
81
12
t
Ih
81
After R.E. CLK
0
t
RST
82
Reset active to reset end
4Tclk
Input Signals
Input Pulse Width
1*Tclk+13
USART Input Signals
t
Is
80
Input setup time
RXDn (asynchronous mode)
Input hold time
RXDn (asynchronous mode)
CKXn input period
(synchronous mode)
RDXn setup time
(synchronous mode)
RDXn hold time
(synchronous mode)
Before R.E. CLK
12
t
Ih
80
After R.E. CLK
0
t
CLKX
81
200
t
RXS
81
Before F.E. CKX in synchronous mode
4
t
RXH
81
After F.E. CKX in synchronous mode
2
Table 45
Output Signals
Symbol Figure
Description
Reference
Min (ns) Max (ns)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CR16HCT9 | |
| CR16HCT9VJE7 | Microcontroller |
| CR16HCT9VJE7Y | Microcontroller |
| CR16HCT9VJE8 | Microcontroller |
| CR16HCT9VJE8Y | Microcontroller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CR16HCT5VJEXY | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:CR16MCT9/CR16MCT5/CR16HCT9/CR16HCT5 16-Bit Reprogrammable/ROM Microcontroller |
| CR16HCT9 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:CR16MCT9/CR16MCT5/CR16HCT9/CR16HCT5 16-Bit Reprogrammable/ROM Microcontroller |
| CR16HCT9VJE7 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| CR16HCT9VJE7Y | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| CR16HCT9VJE8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。