- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376602 > DDP3310B (MICRONAS SEMICONDUCTOR HOLDING AG) Display and Deflection Processor PDF資料下載
參數(shù)資料
| 型號： | DDP3310B |
| 廠商： | MICRONAS SEMICONDUCTOR HOLDING AG |
| 元件分類： | 消費家電 |
| 英文描述： | Display and Deflection Processor |
| 中文描述： | SPECIALTY CONSUMER CIRCUIT, PQCC68 |
| 封裝： | PLASTIC, LCC-68 |
| 文件頁數(shù)： | 31/60頁 |
| 文件大小： | 1540K |
| 代理商： | DDP3310B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
ADVANCE INFORMATION
DDP 3310B
Micronas
31
HORIZONTAL DEFLECTION
h
’
1D1
16-r/w
bit [5:0]
20..35
horizontal drive pulse duration (High time)
30
HDRV
h
’
140
16-r/w
horizontal deflection control register
bit [0]
0
bit [1]
0/1
bit [2]
0/1
bit [3]
0/1
bit [4]
1
bit [7:5]
0..7
reserved, set to 0
enable/disable vertical protection
enable/disable H-safety protection
disable/enable drive high during flyback
start ramp up/down
horizontal frequency
H-Freq.
pixels per line @LLC
in kHz
27 MHz
31.25
864
35.1
768
31.46
858
33.8
800
37.5
720
37.9
712
32 MHz
1024
912
1024
944
852
844
000
001
010
100
101
110
0
0
0
0
0
0
HCTRL
VPROT_DIS
HPROT_DIS
EFLB
RAMP_EN
HFREQ
h
’
141
16-r/w
adjustable delay of PLL2, clamping, and blanking (relative to
incoming hsync) adjust clamping pulse for analog RGB input
Range
±
600, 1 step = 1 pixel clock
bit [15:1]
5
POFS2
h
’
144
16-r/w
adjustable delay of flyback, H/VSYNC and analog RGB (rela-
tive to PLL2) adjust horizontal drive or H/VSYNC
Range
±
600, 1 step = 1 pixel clock
bit [15:1]
0
POFS3
h
’
145
h
’
142
16-r/w
PLL2/3 filter coefficients
bit [14:6]
bit [14:6]
0...511
0...511
proportional coefficient PLL3, c*2^
9
proportional coefficient PLL2, c*2^
9
102
184
PKP3
PKP2
h
’
14A
16-r/w
bit[15:6]
512...511 vertical angle
0
ANGLE
h
’
14B
16-r/w
bit[15:6]
512...511 vertical bow
0
BOW
VERTICAL MODES
h
’
1E2
16-r/w
bit [0]
0/1
VSYNC synchronized/ free running
0
VS_MODE
h
’
1E3
16-r/w
raster mode
bit [1:0]
0
1
2
3
same input and output raster
field 2 is delayed (only A raster is written)
field 1 is delayed (only B raster is written)
not used
0
R_MODE
h
’
1E8
16-r/w
bit [0]
0/1
automatic lines-per-field adaption (constant
raster amplitude) off/on
0
VA_MODE
Table 3
–
3:
Control Registers of the XDFP, continued
XDFP Control and Status Registers
Subaddr.
Mode
Function
Default
Name
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DDR-TJS-T2 | LED AlInGaP |
| DD0-SJS-S1 | LED AlInGaP |
| DD0-SJS-S2 | LED AlInGaP |
| DD0-SJS-T1 | LED AlInGaP |
| DD0-SJS-T2 | LED AlInGaP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DDP-37CT | 制造商:Pan Pacific 功能描述: |
| DDP400-P1 | 制造商:CCM Assembly & Manufacturing 功能描述:AC Input Cable for ROAL DDP400 series, Bulk |
| DDP400-P4 | 制造商:CCM Assembly & Manufacturing 功能描述:DC Output Cable for ROAL DDP400 series, Bulk |
| DDP400-P6 | 制造商:CCM Assembly & Manufacturing 功能描述:Signal Cable for ROAL DDP400 series, Bulk |
| DDP400-US12-FF | 制造商:ROAL Electronics 功能描述:AC/DC 400W 12V Single Output Enclosed Front Fan, Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。